《《数字电子技术》电子教案－范立南 第8章 数模与模数转换》由会员分享，可在线阅读，更多相关《《数字电子技术》电子教案－范立南 第8章 数模与模数转换（43页珍藏版）》请在金锄头文库上搜索。
1、,数字电子技术 第8章 数/模与模/数转换,范立南 代红艳 恩莉 刘明丹 中国水利水电出版社,第8章 数/模与模/数转换,8.1 DAC 8.2 ADC,图 8 - 1A/D、D/A转换器在数字系统中的应用,8.1DAC,8.1.1DAC的基本概念,1. 转换特性,DAC电路输入的是n位二进制数字信息B(Bn-1,Bn-2, ,B1、 B0)，其最低位(LSB)的B0和最高位(MSB)的Bn-1的权分别为20和2n-1，故B按权展开式为,DAC电路输出的是与输入数字量成正比例的电压uO或电流iO，即,式中K为转换比例常数。 图 8 - 2所示为DAC框图。当n=3时，DAC转换电路的输出与输入
2、转换特性如图8 - 3所示，输出为阶梯波。,图 8 - 2DAC框图,图 8 3 转换特性,2. 分辨率,分辨率,即说明n越大，DAC的分辨能力越高(分辨率越小)。例如, 当n=10时，DAC分辨率= ; 当n=11时，DAC分辨率 。,3. 精度,(1) 非线性误差：它是由电子开关导通的电压降和电阻网络电阻值偏差产生的，常用满刻度的百分数表示。 (2) 比例系数误差：它是参考电压UR偏离引起的误差，也用满刻度的百分数表示。 (3) 漂移误差：它是由集成运放漂移产生的误差。增益的改变也会引起增益误差。 (4) 转换时间：也称输出建立时间。它是从输入数字信号时开始，到输出电压或电流达到稳态值时所
3、需要的时间。,8.1.2 DAC的电路形式及工作原理,1. 权电阻,图 8 4 权电阻DAC电路,当输入二进制数码中某一位Bi=1时，开关Si接至基准电压UR，这时在相应的电阻Ri支路上产生电流,当Bi=0时，开关Si接地，电流ii=0, 因此电流表达式应为,根据叠加原理， 总的输出电流为,通过集成运算放大器，输出电压为,将 代入则得,例如，UR=8V, 输入八位二进制数码为11001011，则输出电压为,2. 倒T型网络DAC,图 8 5 R-2R倒T型网络DAC电路,运算放大器的输出电压为,若Rf=R, 并将I=UR/R代入上式，则有,图 8 6 权电流DAC原理图,当图 8 - 6 中的
4、Bi=1时，开关接运算放大器的反相输入端，相应权电流流入求和电路；当Bi=0时，开关接地。故,扩大至n位，则,8.1.3 集成DAC,图 8 - 7AD7520引脚图,图 8 - 7为AD7520的引脚图。 D0D9为10个数码控制位，控制着内部CMOS的电流开关。 IO1和IO2为电流输出端。 Rf端为反馈电阻Rf的一个引出端，另一个引出端和IO1端连接在一起。 UREF端为基准电压输入端。 +UDD端接电源的正端。 GND端为接地端。,8.2ADC,8.2.1ADC的组成,1. ADC的两个组成部分及其作用,图 8 - 8ADC的组成部分,(1) 采样保持电路。 采样开关S的控制信号CPs
5、的频率fs必须满足公式fs2f imax(fimax为输入电压频谱中的最高频率)，即其周期Ts很小，而且采样时间比Ts更要小许多倍，这样就能将采样保持后的 不失真地恢复成输入电压uI(t)。该公式称为采样定理。,图 8 9 采样保持前后的波形举例,图 8 10 采样保持电路原理图,(2) 量化编码电路。,采样保持电路的输出信号 虽已成为阶梯状，但其阶梯幅值仍是连续可变的，有无限多个数值，无法与n位有限的2n个数字量输出X相对应。因此，必须将采样后的值只限于在某些规定个数的离散的电平上，凡介于两个离散电平之间的采样值，就要用某种方式整理归并到这两个离散电平之一上。这种将幅值取整归并的方式及过程称
6、为“量化”。 将量化后的有限个整量值用n位一组的某种数字代码(如二进制码、BCD码或Gray码等)对应描述以形成数字量，这种用数字代码表示量化幅值的过程称作“编码”。,2. 量化方式和量化误差,(1) 只舍不入法。当输入uI在某两个相邻的量化值 之间，即,(k为整数),(2) 四舍五入法。当uI的尾数不足 时，用舍尾取整法得其量化值；当uI的尾数等于或大于 时，则入整。例如，已知s=1V,则uI=2.1V时，uI=2V; uI=2.7V时 。,图 8 11 两种量化方法的比较,8.2.2ADC电路,1. 双积分ADC,双积分ADC又称双斜率ADC，是间接法的一种，它先将模拟电压uI转换成与之大
7、小对应的时间T，再在时间间隔T内用计数器对固定频率计数，计数器所计的数字量就正比于输入模拟电压。,图 8 12 双积分A/D电路原理图,图 8 13 双积分ADC工作波形,(1) 采样阶段：在启动脉冲作用下，将全部触发器置0。 由于Qn=0，使开关S与输入信号uI连接, A/D转换开始。uI加至积分器的输入端后，积分器对uI进行积分，输出为,式中，=RC，为积分时间常数。,由于uA0，过零比较器输出UC=1，G门打开，n位二进制计数器从0开始计数，一直到,时，触发器F0Fn-1又全部回到0，而触发器Fn由0翻至1，Qn=1，开关S转接至基准电源-UR，采样阶段结束。此时,(2) 比较阶段：开关
8、S转接至基准电源-UR后，积分器对-UR进行积分，积分器输出,当uA0时，过零比较器输出UC=0，G门被封锁，计数器停止计数。假设此时计数器已记录了N个脉冲，则,代入上式得,求得,2. 逐次逼近式ADC,图 8 14 四位逐次逼近型A/D转换器原理框图,表 8 1 输出与输入数码的关系,假设：D/A转换器的基准电压UR=8V，采样保持信号电压uI=6.25V。 首先，在节拍脉冲CP0作用下，使JK触发器的状态置为QDQCQBQA=1000，则D/A转换器输出参考电压 (见表 8-1)，所以 。由于 ，比较器输出F=1，G=0。这样，各级触发器的J=1，K=0。,接着，节拍脉冲CP1到来，其下跳
9、沿触发JK触发器D，使QD=1，同时CP1使触发器C置1。这样，在CP1作用后，JK触发器的状态为QDQCQBQA=1100。D/A转换器输出参考电压 。由于 ， 比较器输出F=1，G=0。这样，各级触发器的J=1, K=0。, CP1作用结束后，CP2节拍脉冲到来，其下跳沿触发JK触发器C，使QC=1。同时CP2使触发器B置1。这样，在CP2作用后，JK触发器的状态为QDQCQBQA=1110。D/A转换器输出参考电压 。由于， 比较器输出F=0，G=1。这样，各级触发器的J=0，K=1。 CP2作用结束后，CP3节拍脉冲到来，其下跳沿触发JK触发器B，使QB=0。同时CP3使触发器A置1。
10、这样，在CP3作用下，JK触发器的状态为QDQCQBQA=1101。D/A转换器输出参考电压 。由于 ，比较器输出F=0，G=1。这样，各级触发器的J=0，K=1。,CP3作用结束后，CP4节拍脉冲到来，其下跳沿触发JK触发器A，使QA=0，JK触发器的状态为QDQCQBQA=1100。CP4节拍脉冲的上升沿触发暂存器各D触发器，将JK触发器状态1100存入到暂存器中。暂存器的输出D3D2D1D0=1100，即为输入模拟电压uI=6.25V的二进制代码。 暂存器输出的是并行二进制代码。同时从上面分析中可见，比较器F端顺序输出的恰好是1100串行输出的二进制代码。,3. 并行比较型电路,图 8
11、- 16三位二进制数的并行比较型ADC电路,输入模拟电压的范围uI=08V, uIm=8V；输出三位二进制代码(n=3)。采用四舍五入的量化方式，量化间隔 。量化标尺是用电阻分压器形成 各分度值的，并作为各比较器C1C7的比较参考电平。因采用四舍五入法量化，第一个比较器的参考电平应取 。采样保持后的输入电压uI与这些分度值相比较，当uI大于比较参考电平时，比较器输出1电平，反之输出0电平，从而各比较器输出电平的状态就与输入电压量化后的值相对应。各比较器输出并行送至由D触发器构成的寄存器内，再经过编码电路将比较器的输出转换成三位二进制代码x2x1x0。输入电压与代码的对应关系如表 8 - 2 所
12、示。,表 8 2 输入电压与代码的对应关系,8.2.3ADC的主要技术指标,1. 分辨率,分辨率指ADC对输入模拟信号的分辨能力。从理论上讲，一个n位二进制数输出ADC应能区分输入模拟电压的2n个不同量级，能区分输入模拟电压的最小值为满量程输入的1/2n。在最大输入电压一定时，输出位数愈多，量化单位愈小，分辨率愈高。例如，ADC输出为八位二进制数， 输入信号最大值为 5V，其分辨率为,分辨率,2. 转换误差,转换误差通常是以输出误差的最大值形式给出。它表示ADC实际输出的数字量和理论上的输出数字量之间的差别，常用最低有效位的倍数表示。如给出相对误差小于等于LSB/2，这就表明实际输出的数字量和
13、理论上应得到的输出数字量之间的误差小于最低位的半个字。,3. 转换速度,转换时间是指ADC从转换信号到来开始，到输出端得到稳定的数字信号所经过的时间。此时间与转换电路的类型有关。不同类型的转换器，其转换速度相差很大。并行ADC转换速度最高，八位二进制输出的单片ADC其转换时间在50ns内，逐次逼近型ADC转换速度次之，一般在1050s，也有的可达数百纳秒。双积分式ADC转换速度最慢，其转换时间约在几十毫秒至几百毫秒间。实际应用中，应从系统总的位数、精度要求、输入模拟信号的范围及输入信号极性等方面综合考虑ADC的选用。,8.2.4 集成ADC,图 8 17 ADC0801引脚图,图 8 - 18ADC0801电路典型应用,
