《数字电路与逻辑设计 普通高等教育“十一五”国家级规划教材 教学课件 PPT 作者 徐惠民 安德宁 延明 第十章》由会员分享，可在线阅读，更多相关《数字电路与逻辑设计 普通高等教育“十一五”国家级规划教材 教学课件 PPT 作者 徐惠民 安德宁 延明 第十章（14页珍藏版）》请在金锄头文库上搜索。
1、,第九章 VHDL描述数字电路,北京邮电大学 徐惠民,VHDL语言,硬件描述语言HDL（Hardware Description Language）是一种对于数字电路和系统进行性能描述和模拟的语言，在20世纪70年代已经在学术界开始使用。 VHDL是美国国防部在80年代中期开始推出的一种通用的硬件描述语言。当时他们的一个主要研究项目是超高速集成电路（Very High Speed Integrated Circuits），研究一种新的硬件描述语言也是这个项目的需要，所以取这个项目名称的第一个字母V，将这种硬件描述语言命名为VHDL。是目前使用最广泛的硬件描述语言之一。,基于硬件描述语言的设计过
2、程,VHDL语言的基本特点 可以在各个不同的设计阶段对系统进行描述。包括系统级、寄存器级和门级。 支持结构化的层次设计方法。支持自顶向下的层次化设计方法。 具有很好的时间性能的描述机制，可以真实的反映系统或电路的时间特性。 可以支持各种不同类型的数字电路和系统的设计。VHDL的设计主要是用来设计同步系统，但是也可以设计异步电路。,基于硬件描述语言的设计过程,设计过程 基于硬件描述语言的数字系统设计是一个从抽象到具体的过程。 逻辑模拟验证设计的正确性 时间模拟验证系统的时间特性 。,基于硬件描述语言的设计过程,Quartus II设计软件 可以用于逻辑仿真和逻辑设计。 器件编程就是将设计结果写入
3、可编程逻辑阵列芯片，相当于布局布线。,VHDL描述的基本结构,基本的VHDL描述由两个部分组成：实体（entity）部分和结构体（architecture）部分。 实体部分有时也称为接口（interface）部分，主要描述一个硬件模块或系统的输入、输出接口，包括输入、输出信号的名称，类型等。 结构体部分，有时也称为主体（body）部分，是对硬件内部结构或性能的具体描述。,VHDL描述的基本结构,实体描述 VHDL实体描述的基本格式是： ENTITY 实体名 IS PORT (信号名: 类别 信号类型; 信号名: 类别 信号类型); END 实体名;,实体名：就是硬件模块的名称，可以是一个系统，
4、或者一个部件,实体描述主要由PORT部分组成。说明这个硬件模块的对外接口。,VHDL描述的基本结构,信号的类别主要有以下4种： IN：输入信号； OUT：输出信号，提供给其他的实体； BUFFER：缓冲信号，也是实体的输出信号，但是可以被实体本身的结构体读入，也就是输出到输入的反馈； INOUT：双向信号，既可以输入，也可以输出。,VHDL描述的基本结构,信号的类型可以是VHDL预先定义的，也可以是用户自己定义的。系统预定义的信号类型有： BIT：二值类型，信号的值只能是0或1。 BIT_VECTOR：二值向量，实际对应的是二值数组，相当于一定位数的寄存器。 BOOLEAN：布尔型，取值只能是
5、true或者false。 INTEGER：整型，一般都用32位二进制数表示整型数，取值范围是231-1 -231。 CHARACTER：字符型，使用8位编码的ASCII字符。,VHDL描述的基本结构,结构体描述 实体的PORT部分描述了对外的接口，实体内部的逻辑或者特性则是通过结构体来描述。结构体描述的基本框架如下： ARCHITECTURE 结构体名 OF 实体名 IS BEGIN END 结构体名;,结构体名和实体名是联系在一起的 ，一个实体可以有多个结构体名。,VHDL描述的基本结构,例9.1 2输入与非门的VHDL描述 ENTITY yufei2 IS -实体描述 PORT （i1,i2:IN BIT; -输入信号名 o1:OUT BIT); -输出信号名 END yufei2; ARCHITECTURE delayed OF yufei2 IS -结构体描述 BEGIN o1=i1 NAND i2 AFTER 5NS; -电路描述 END delayed;,VHDL描述的基本结构,仿真波形：,从这个例子还可以看出： 每个VHDL语句都是以“;”结束，包括最后一个语句也不例外； VHDL中的“注释”是以两个减号“-”开始的。,VHDL描述的基本结构,VHDL描述的基本结构,
