《现代微型计算机原理与接口技术 配套课件教学课件 PPT 作者 杨文显 第10章总线》由会员分享，可在线阅读，更多相关《现代微型计算机原理与接口技术 配套课件教学课件 PPT 作者 杨文显 第10章总线（149页珍藏版）》请在金锄头文库上搜索。
1、微型计算机原理 与接口技术,21世纪高等学校计算机规划教材,人民邮电出版社,第10章 微型计算机总线,10.1 总线技术原理 10.2 ISA总线 10.3 PCI总线与PCI-Express总线 10.4 USB总线,10.1 总线技术原理,10.1.1 总线的基本概念 1. 总线上的信号,10.1 总线技术原理,总线的一次信息传输中，总线传输的发起方称为“总线主模块”，传输的响应方称为“总线从模块”。 总线上信息的发送方正常情况下只有一个，发送方多于一个时会产生“竞争”，导致信号传输的失败。 有多个总线主模块时，为了避免“竞争”的发生，需要设置“总线控制器”，对多个主模块的总线传输请求进行
2、“裁决”，合理分配总线的使用权。 信息的接收方一般情况下只有一个，少数情况下可以有多个接收方，称为“广播”方式。,1. 总线上的信号 信号的类型 ： 总线上传递的信号主要有地址信号、数据信号和控制信号三种类型，用来传递这些信号的信号线相应地被称为“地址总线”、“数据总线”和“控制总线”。,10.1.1 总线的基本概念,(1)单端方式： 每一路信号对应一根信号线，一组这样的信号共用一根，或者若干根相互连接在一起的“信号地”，用信号线与公共“地线”之间的电压表示所传输的信号。 在TTL电路里，用电压高于2.5V表示“1”，电压低于0.5V表示“0”。在“0”和“1”之间有一段“无效”的信号，通常是
3、器件实效，或者原信号上叠加了干扰信号所致。设置这样的“门槛”，有助于提高传输系统的抗干扰能力。,总线信号的表示方式,(2)差分方式： 每一路信号用两根信号线（D+，D-）传输。VD+VD-表示信号“1”，VD+VD-表示信号“0”。 例如，连接“串行”硬盘驱动器的SATA总线，它的一对信号线，总是一根电压为250mV，另一根为-250mV，始终保持500mV的电压差。,总线信号的表示方式,2. 总线上的信号传输,（1）信号的传输方式 总线上传输的信号通常由若干位二进制构成，我们熟知的地址、数据都由若干位二进制组成。 如果这些二进制信号通过不同的信号线在总线上同时传输，称为“并行方式”。 反之，
4、这些信号在同一根（组）信号线上按时间先后，依次逐位传递，称为“串行方式”。,（2）信号传输的定时方式,总线上的两个设备要进行信息传送，就必须实现同步。也就是说，必须使信息的接收方知道，一位信息或者一个数据从什么时候开始。实现信号传输同步的方法称为“定时方式”。有三种定时方法。,信号的发送方和接收方使用同一个时钟信号，每一次信息（地址、数据）的传输占用一个时钟周期。 例如，某总线时钟频率33.3MHz，表示每个时钟周期（1/33.3MHz = 30ns）可以进行一次信息传递，传递的信息可以是地址、数据或者其他。 这个公用的时钟信号可以单独占用一根信号线，也可以将它“混合”到需要传输的信号中（称为
5、“调制”）。, 同步传输,异步传输没有统一的时钟信号，它使用额外的联络信号在发送方和接收方之间进行一次“握手（Handshaking）”过程，实现双方的同步。 常见的握手信号是主设备发往从设备的“请求（Request）”和从设备发往主设备的“应答（Acknowledge）”。 握手的方式有“非互锁”、“半互锁”和“全互锁”三种。, 异步传输,打印机接口与打印机之间的信号传递 打印机接口收到CPU送来的字符编码后，通过“数据线”发往打印机。但是，此刻打印机并不知道数据线上发来了新的数据。 接口在CPU的控制下，向打印机发出“数据选通”信号（请求）。 打印机收到该信号后，从数据线上接收字符编码，打
6、印输出。 随后回送“确认”信号（应答），该字符的输出过程结束， 整个过程没有时钟信号的参与，属于“半互锁”的握手方式。,异步传输例1,异步串行通信 异步串行通信采用“起止式”的信号编码，用逻辑“0”信号表示一个“帧”开始，也就是一个数据，或者说是一个数据的第一位即将开始。这个“起始位”就是一个特殊形式的“请求”信号。 第二位数据的起始时间等于第一位的开始时间，加上双方预先约定的每一位的延续时间，其余各位依此类推。 异步串行通讯只有“请求”信号，没有“应答”信号，属于“非互锁”的握手方式。 由于发送方和接收方的时钟频率可能存在误差，累积时间长了会导致错位，所以，异步方式下每个字节前面都要发送一个
7、起始位，将“以前”的误差清零，而且每次传送的数据位不能太多，传送速度也不能太快。,异步传输例2,半同步方式是同步方式和异步方式的组合，传输的开始时间需要由时钟信号和握手信号共同确定，一次信息的传输可以占用一个以上的时钟周期。 半同步方式使得不同工作速度的设备可以连接在同一个频率的同步总线上，进行信息传输，具有较大的灵活性，使用握手信号还能提高信号传输的可靠性，因此得到了广泛的使用。 不少称作“同步”的总线本质上属于半同步总线范畴，例如PCI总线。, 半同步传输,并行总线： 同步并行传输总线； 半同步并行传输总线； 异步并行传输总线。 串行总线： 同步串行传输总线； 半同步串行传输总线； 异步串
8、行传输总线。,总线传输的各种方式,3. 总线数据传输的过程,一次总线传输的过程可以划分为： 总线申请与裁决；总线寻址；数据传送；错误检测。 要在总线上进行信号传送，主模块首先要申请总线的使用权。多个主模块同时申请总线使用权时，需要由总线控制器根据某种算法做出裁定，把总线的控制权赋予某个主模块。 主模块取得总线控制权后，在总线上发送从模块的地址，通知该模块进行信息传输，这个过程称为“寻址”。 从模块给出确认信号后，传输过程开始。传输过程中，还要检测信号传输的正确性。 综上所述，一次完整的数据传输过程可能需要耗费若干个总线时钟周期。,4. 总线标准（协议）,为了使不同类型的设备能够在总线上相互连接
9、，进行信息交换，需要对总线上各信号的名称、功能、电气特性、时间特性等做出统一的规定，这就是总线标准，也称为总线协议。主要包括以下几个部分： 机械结构规范：规定模块尺寸、总线插头、边沿联接器、插座等规格及位置。 性能规范：规定总线上每根线（引脚）的信号名称、功能，对它们相互作用的协议（例如定时关系）进行说明。 电气规范：规定总线每根信号线的有效电平、动态转换时间、负载能力、各电气性能的额定值及最大值。,总线宽度 同时传输的数据位数 位数越多，一次传输的信息就越多 ISA总线宽度16位，PCI总线宽度常见为32位。,5. 总线的指标,同步、半同步总线都有一个基准时钟，这个时钟信号的频率称为“总线时
10、钟频率”。 现代计算机总线广泛采用“倍频”技术来提高总线的信号传输速度。如DDR存储器，总线时钟为133MHz时，存储器内部以266MHz的频率工作，一个总线时钟周期内传输2次数据 总线设备传输信息的实际频率称为“总线工作频率”。每个总线时钟周期内实际传输的数据次数称为“总线数据周期数”。 总线工作频率=总线时钟频率总线数据周期数。 现代微型计算机的总线数据周期数常大于1，例如，DDR2存储器的总线数据周期数等于4，DDR3存储器的总线数据周期数等于8。 “总线时钟频率”与“总线工作频率”名称相近，含义也比较接近，请仔细区别。大家所熟知的前端总线（FSB），它的工作频率目前均在800MHz以上
11、，它所使用的基础时钟频率还仍然处于133MHz，166MHz，200MHz的水平上,总线时钟频率,带宽：总线上单位时间内传输信息的总量，等于总线宽度乘上总线频率。 B（ISA）= 2(字节数据宽)8(MHz)= 16MB/s B（PCI）=4(字节数据宽)33.3(MHz) = 133MB/s,（3）总线带宽与总线数据传输速率,数据传输速率是总线上单位时间内传输数据信号的总量，等于带宽除以每个数据传输使用的总线周期数。 数据传输速率(ISA)= 16MB/s 2= 8MB/s 数据传输速率(PCI)= 133MB/s 1= 133MB/s,数据传输速率,某微处理器外部输入的基准时钟频率为200
12、MHz（外频），存储器总线位宽64，数据周期数为4，连接的存储器以“5-1-1-1-”方式工作。 总线工作频率=总线时钟频率总线数据周期数=200MHz4 = 800MHz。 假设一次“突发总线传输”连续读写8次数据，则读写这8次数据使用了（5+1+1+1+1+1+1+1）= 12个工作周期。于是： 总线带宽 = 800MHz64b = 6400MB/s。 总线数据传输率=800MHz(812)64b= 4267MB/s。,“突发总线传输”方式下的数据传输速率,1. 微型计算机总线技术的发展 初期微型计算机的结构比较简单，它的总线连接了微处理器、存储器、接口电路和输入/输出设备，构成了完整的“
13、计算机系统”，这样的总线称为“系统总线”。 这种系统总线实际上就是微处理器芯片总线（片内总线）的延伸。,10.1.2 现代微型计算机的总线,随着系统规模的扩大，总线上连接的设备越来越多。不同的设备具有不同的工作速度，要求使用不同的工作频率。 为了解决这个矛盾，可以在CPU与高速外设之间增加一条直接通路，称为局部总线或高速总线。这样，不同传输要求的设备被“分类”连接在不同性能的总线上，系统资源的配置趋于合理，满足不同设备的不同需要。 使用局部总线后，系统内有多条不同级别的总线，这种结构称为“分级总线结构” 。,用于连接“主机”和外部设备接口的“标准”总线称为“I/O总线”。 现代微型计算机内还有
14、连接微处理器与微处理器，微处理器与“存储控制中心（MCH，也称为北桥）”芯片的“处理器总线”，连接存储器控制器与主存储器的“存储器总线”，以及“南北桥连接总线”和“外围I/O总线”等。,处理器总线连接微处理器与微处理器，微处理器与“北桥”芯片。由于传统意义上的“系统总线”已经不复存在，处理器总线也被称为“系统总线”。 在Pentium Pro 和Pentium II处理器上，处理器对外有两组连接：一组信号线与北桥芯片连接，称为“前端总线（Front Side Bus，FSB）”；另一组信号线与片外L2 Cache相连，称为“后端总线”。现代微处理器将L2 Cache集成在处理其内部，“后端总线
15、”因此不再存在，但是“前端总线”的名称却被保留了下来，成为比“处理器总线”或“系统总线”更为流行的称谓。,2 处理器总线、系统总线、前端总线（FSB）,自Pentium开始，处理器总线位宽64，数据周期数早期为1，后期发展为2，4等。 资料中“FSB为800MHz”实际上是FSB时钟频率=200MHz，数据周期数=4，FSB工作频率=时钟频率数据周期数 = 200MHz4 = 800MHz。 Intel公司在新一代微处理器Intel Core i7中，对处理器总线进行了改进，用两个方向各20对差分信号代替了前面使用的64位处理器总线，称为“快速通道互联（QuickPath Interconne
16、ct，QPI）”。QPI总线实现了北桥芯片与4个处理器内核之间“点对点”的双向连接（芯片内部4个处理器与三通道内存控制器之间也实现了点对点的双向连接），工作频率3.2GHz，每一通道位宽5-20bit，带宽25.6GB/s。,内存总线连接北桥芯片中的存储器控制器与主存储器芯片。 从Pentium开始，内存总线位宽64，采用“双通道”或“三通道”技术进一步扩展了内存总线的位宽和带宽。 连接DDR存储器时，内存总线时钟频率等于微处理器外频，数据周期数为2。连接DDR2存储器时，内存总线时钟频率等于微处理器外频的二倍，相对于内存总线的数据周期数仍为2（相对于基准时钟的数据周期数则为4）。 Intel Core i7处理器将三路DDR3内存控制器集成在处理器内部，内存总线由微处理器直接引出，北桥芯片不再承担连接内存的功能。,3. 内存总线,北、南桥芯片连接总线由南、北桥芯片设计厂商自行设计，如Intel的Hub Link，AMD的Hyper Transport等。 Intel的Hub Link是一条16位的专用并行总线（2.0版），
