po2. 控制通道的结构形式

《po2. 控制通道的结构形式》由会员分享，可在线阅读，更多相关《po2. 控制通道的结构形式（85页珍藏版）》请在金锄头文库上搜索。

1、第2章 测试系统的数据采集 与控制接口技术 2.1 测控通道的特点与结构形式 2.2 数据采集通道接口设计 2.3 控制通道接口设计,2013年10月24日,1,基本知识： 1. 在工程测试中，被测物理量大多数是模拟量。 2. 现代测试系统以计算机为核心，而计算机只能接收、处理和输出数字量。 3. 现代测试系统必须配置数据采集通道，在大多数情况也需配置控制通道。 4. 测控计算机包括单片机、其它微控制器、PC机、便携式计算机、工控机等。,2013年10月24日,2,2.1 测控通道的特点与结构形式,3,本节主要内容： 2.1.1 数据采集通道的特点 2.1.2 控制通道的特点 2.1.3 测控

2、通道的结构形式 1. 数据采集通道的结构形式 2. 控制通道的结构形式,2013年10月24日,2013年10月24日,4,现代测试系统的操作过程： 将被测信号输入数据采集通道，经计算机进行数据采集和加工处理后，显示、打印，或输出控制信号到控制通道，控制目标动作。,2013年10月24日,5,2.1.1 数据采集通道的特点 1. 常与测控计算机分开，放到被测对象现场。 2. 数据采集环境和采集对象多样，其设计方案可以各不相同。 3. 对于小信号检测，需要考虑抗干扰设计。 2.1.2 控制通道的特点 1. 小信号输出，大功率控制，需功率放大电路。 2. 当被控对象为强电磁部件时，需要采取抗干扰措

3、施。,2013年10月24日,6,2.1.3 测控通道的结构形式 1. 数据采集通道的结构形式 1）输入信号为模拟信号 要用A/D或V/F转换器，将输入信号转换为计算机能识别的数字信号。同时，A/D或V/F转换器都有满量程输入时的幅度要求，且一般要求输入信号为电压信号，若传感器输出的信号不能满足这些要求，就要进行前置处理，如放大、变换等。,2）输入信号为离散信号 对离散信号， 如数字信号、开关信号、脉冲信号，须经电平变换后，用并行、串行或其他数字接口进行传输。 数据采集通道基本结构如图2-1所示。,7,2013年10月24日,2013年10月24日,8,2. 控制通道的结构形式 1）被控对象为

4、数字或开关量控制装置 计算机输出的数字信号，通过I/O接口经功率驱动后，可以直接控制数字或开关量控制装置。 2）被控对象为模拟量控制装置 计算机输出的数字信号，需经D/A转换器转换为模拟电压或模拟电流控制信号，才能对模拟信号控制装置进行控制。,3）通道抗干扰及功率驱动 为提高控制通道抗的干扰能力，在通道中应加光电隔离；对大功率控制装置，应加功率驱动器。 控制通道的基本结构如图2-2所示。,9,2013年10月24日,2.2 数据采集通道接口设计,2013年10月24日,10,本节主要内容： 2.2.1 8位A/D转换器与PC的接口 2.2.2 12位A/D转换器与PC的接口 2.2.3 高速数

5、据采集接口 2.2.4 隔离式数据采集接口,首先介绍数据采集通道的基本组成。 数据采集通道是外部模拟信号进入计算机的必经之路，是计算机测试系统必不可少的前向通道。 数采通道组成：包括多路模拟开关（MUX）、采样/保持（S/H）电路、模/数（A/D）转换器及其接口电路。 数据采集通道的组成框图如图2-3所示。,11,2013年10月24日,12,2013年10月24日,1. 多路模拟开关 用途：切换多路模拟量与公共的A/D转换器之间的通道，实现多通道分时转换。 应用：被测的多路信号变化缓慢、不要求高速采集、采用公共A/D转换器的场合。 主要技术指标：导通电阻、导通时间、关断时的泄漏电阻、关断时间

6、。 产品：常用CMOS集成化多路模拟开关，如AD7501、AD7503（8路输入，1路输出）、AD7506（16路输入，1路输出）。,13,2013年10月24日,14,2. 采样/保持电路 用途： 在A/D转换期间保持输入信号不变，以保证A/D转换的精度。 状态：具有采样和保持两个状态。处于采样状态时，电路的输出始终跟随输入模拟信号；处于保持状态时，电路的输出保持着前一次采样结束前瞬时的输入模拟量。 原理：采样/保持电路原理如图2-4所示。,2013年10月24日,15,组成：保持电容器CH，输入和输出缓冲放大器A1、A2，工作方式控制开关S。 主要技术参数：采样时间TAC，孔径时间TAP。

7、,2013年10月24日,16,产品：有多种集成采样/保持器。 用于一般目的： AD 582、AD583、LF398等。 用于高速场合： HTS-0025、HTS-0010、 HTC-0300D等。 内设保持电路： AD398、AD585等。,2013年10月24日,3. A/D转换器（ADC） 转换过程：采样、量化、编码。 转换原理：逐次逼近式、双积分式等。 主要技术指标：转换精度、分辨率、转换时间或转换速度。 转换精度：分绝对精度和相对精度，即A/D转换后的结果相对于实际值的最大偏差，以及该偏差相对于满量程值的百分比。,17,2013年10月24日,分辨率：A/D转换器所能分辨的被测量的最

8、小值。一般用转换器输出数字量的位数表示。一个n位A/D转换器的分辨率等于最大允许的模拟输入量（满度值）除以2n。 转换时间：A/D转换器从启动转换到转换结束所需的时间。 转换速度：A/D转换器每秒内所能完成的转换次数。 选择ADC时考虑的主要指标：分辨率、转换时间。,18,2013年10月24日,2013年10月24日,19,2.2.1 8位A/D转换器与PC的接口 1. ADC0809的特点、结构、引脚功能 ADC0809由美国模拟器件公司生产。 特点：ADC0809是单片集成8位A/D转换器，采用CMOS工艺及逐次逼近转换原理，转换1次约100s。具有8路模拟输入通道，通道地址能进行锁存和

9、译码，控制逻辑与微处理机兼容。转换后的数据具有三态输出和锁存功能 ，与微处理机可以直接相连。,结构组成：ADC0809内部结构框图如图2-5所示。它主要由多路模拟开关、转换器、三态输出数据锁存器组成。,20,2013年10月24日,21,2013年10月24日,22,2013年10月24日,引脚布置：ADC0809采用28脚双列直插封装，其引脚布置如图2-6所示。,23,引脚功能： IN0 IN7模拟电压输入端。 ADDA、ADDB、ADDC通道端口选择线。 ADDA为低地址， ADDC为高地址。 ALE地址锁存允许信号。对应ALE上升沿，锁存ADDA、ADDB、ADDC地址状态，选通相应的模

10、拟信号输入通道。 START启动转换信号。在施加的正脉冲的上升沿复位ADC0809；在下降沿启动芯片开始A/D转换；在A/D转换期间，START应保持低电平。,2013年10月24日,EOC转换结束信号。EOC=0，正在进行转换；EOC=1，转换结束。使用中该状态信号既可作为查询的状态标志，又可作为中断请求信号使用。 OE输出允许（使能）信号。用于控制三态输出锁存器输出转换得到的数据。OE=0，输出数据线呈高阻；OE=1，将输出寄存器中的数字代码放到数据总线上，输出转换得到的数据，供CPU读取。 CLK时钟信号。ADC0809的内部没有时钟电路，所需时钟信号由外界提供，因此有时钟信号引脚。通常

11、使用频率为500kHz的时钟信号,2013年10月24日,24,25,D7D0数字量输出线。为三态缓冲输出形式，可以和单片机或计算机的数据线直接相连。D0为最低位，D7为最高位。 Vcc +5V电源。 Vref参考电源的参考电压。用来与输入的模拟信号进行比较，作为逐次逼近的基准。其典型值为+5V（VREF(+)=+5V, VREF(-)=-5V）。 2. ADC0809的工作时序 ADC0809的工作时序如图2-7所示。,2013年10月24日,26,2013年10月24日,27,启动信号START的前、后沿与ADC0809两个重要时间TEOC和TCONV有关。 TEOC：从START的上升沿

12、起到EOC的下降沿止的时间。 TCONV：从START的下降沿起到EOC的上升沿止的时间。这是DAC0809的转换时间。 应用时，应将ALE和START两引脚合并。 借助EOC，可通过查询或中断方式确认A/D转换是否完成。采用查询方式时，要等TEOC 时间过后再查询，才能得到正确结果。,2013年10月24日,28,3. ADC0809的操作过程 1）通过ALE和ADDA、ADDB、ADDC地址信号线，把预选通的模拟量输入通道地址送人ADC0809并锁存。 2）发送A/D转换启动信号START，在脉冲上升沿复位，在下降沿开始转换。 3）A/D转换完成后，EOC=1，可利用这一信号向CPU请求中

13、断，或在查询方式下待CPU查询EOC信号为1后，发出OE信号读取A/D转换结果。 4. 接口电路 ADC0809与PC的接口电路如图2-8所示。,2013年10月24日,29,2013年10月24日,30,2.2.2 12位A/D转换器与PC的接口（自学） 2.2.3 高速数据采集接口 关于采样频率： 当需要采集频率较高的模拟信号时，计算机测试系统的采集接口要有较高的采样速率。对于实际的数据采集系统，采样频率至少应为被测信号最高频率的510倍。,2013年10月24日,31,计算机数据采集系统的采样频率： f=1/(tCONV+tACQ+tTRANC) 式中，tCONV、tACQ、tTRANC

14、分别为A/D转换时间、采样时间、数据传输与操作等的辅助时间。 为了获得较高的采样率，除了选择高速A/D转换器外，还需要减少辅助时间。,2013年10月24日,32,高速数据采集方案: 主要有2种。一是采用DMA技术；二是采样双端口RAM技术。 1. 采用DMA技术的高速数据采集 DMA技术： 直接存储器存储技术。在专用电路控制下，在存储器和外设之间直接进行数据传送。它无须CPU参入，大大缩短了数据传输时间，提高了数据采集速率。 DMA高速数据采集原理如图2-15所示。,2013年10月24日,2013年10月24日,33,34,系统工作过程： 1）CPU把存储器地址传送字节写进DMA控制器（D

15、MAC）进行初始化编程。 2）当高速A/D转换器转换好一个数据后，向DMAC发出请求，DMAC向CPU发出“总线请求”信号，当CPU响应后由DMAC占据总线，高速A/D转换器和数据存储器RAM被置于DMAC的直接控制之下。,2013年10月24日,35,3）DMAC一方面对外设送响应信号，使高速的A/D转换器数据允许读出，将数据送上数据总线；另一方面则根据DMAC初始化程序所设置的地址值，向地址总线送出存储单元的地址信号及存储器的控制信号，完成一次DMA周期的写操作。 4）完成一次DMA操作仅需45个时钟周期。,2013年10月24日,36,2. 采用双端口RAM技术的高速数据采集 双端口RA

16、M： 具有数据输入口和数据输出口的RAM。 采用双端口RAM作数据采集系统的数据缓存时，先将信号采集并存储到其中，然后再成组向计算机传送，发挥高速器件功能。 系统组成： 基于双端口RAM的数据采集系统组成框图如图2-16所示。,2013年10月24日,37,系统主要由A/D转换器、双端口RAM、逻辑控制模块、计算机接口组成。,2013年10月24日,38,系统工作工程： 1）计算机通过接口启动逻辑控制模块，发出控制信号启动A/D转换器进行采样，并将转换结果存入双端口RAM。 2）当双端口RAM中的数据达到一定数值时，逻辑控制模块向计算机发出请求。计算机接到请求后将数据读入内存，并向逻辑控制模块发出命令，决定是否继续采样。 3. 高速数据采集接口设计举例（自学）,2013年10月24日,39,2.2.4 隔离式数据采集接口 设计数据采集系统，必须要考虑如何消除测量中的干扰。 在数据采集系统中，经常运用隔离技术抑制共模电压干扰。 原理：采用隔离法抑制共模干扰的方