《电工电子技术 教学课件 ppt 作者 孙余凯 韦雪洁 第10单元 触发器和时序逻辑电路》由会员分享，可在线阅读，更多相关《电工电子技术 教学课件 ppt 作者 孙余凯 韦雪洁 第10单元 触发器和时序逻辑电路（118页珍藏版）》请在金锄头文库上搜索。
1、第10单元 触发器和时序逻辑电路,第一部分 任 务 导 入,在数字电路中，经常需要具有记忆功能的单元电路，这种单元电路称为触发器。 触发器是数字电路中应用较为广泛的最基本单元电路，是时序逻辑电路的主要元件。,常见的时序逻辑电路有寄存器、移位寄存器、各种类型的计数器、计时器等，广泛应用于各个领域。 图10-1所示为一种频率检测保护电路，适用于对供电频率要求较高的设备对频率进行监控。,该电路中的CD4013（IC1）是一块双D触发器。 图10-2所示为一种多联开关电路，该电路中的CC4017B（IC1）是一块计数器集成电路。,图10-1 频率检测保护电路,图10-2 多联开关电路,对于本单元的学习
2、有如下要求。 1掌握触发器的特点，会分析基本RS触发器的组成及逻辑功能。,2了解和熟悉各种常用逻辑功能触发器单元的真值表及特性方程。 3了解和熟悉各种典型时序逻辑单元电路：寄存器、计数器、计时电路的工作原理，以便于正确选择和合理使用它们。,第二部分 相 关 知 识,10.1 触发器 10.1.1 触发器的特点 触发器的特点较多，其主要特点归纳起来有以下两点。,1记忆功能,触发器具有两个稳定的状态，在外加信号的触发下，可以从一个稳态翻转为另一个稳态。 这一新的状态在触发信号去掉后，仍然保持着，一直保留到下一次触发信号来到时为止，这就是触发器的记忆功能。 它可以记忆或存储两个信息“0”或“1”。,
3、2触发器由门电路构成,触发器由门电路构成，它有一个或多个输入端，有两个互补输出端，分别用Q和 表示。 通常用Q端的状态表示触发器的状态。,Q=1、 =0称为触发器的1状态，记为Q=1；Q=0、 =1称为触发器的0状态，记为Q=0。 这两种状态与二进制数1和0相对应。 在数字系统中，二进制数的存储和记忆都是通过触发器实现的。,10.1.2 触发器的类型,触发器的类型和种类较多，根据分类方式的不同可大致分为如下几类。 1根据逻辑功能不同分类 根据逻辑功能不同，触发器可分为RS触发器、D触发器、JK触发器、T触发器、T触发器等。,2根据触发方式不同分类 根据触发方式不同，触发器可分为电平触发器、边沿
4、触发器、主从触发器等。 3根据电路结构不同分类 根据电路结构不同，触发器可分为基本RS触发器和钟控触发器。,4根据存储数据原理的不同分类 根据存储数据原理的不同，触发器可分为静态触发器和动态触发器。 5根据构成触发器的基本器件不同分类 根据构成触发器的基本器件不同，触发器可分为双极型触发器和MOS型触发器。,10.1.3 基本RS触发器,RS触发器是构成其他各种功能触发器的基本组成部分，故又称为基本RS触发器。 它是一种直接置位复位的触发器。,图10-3（a）所示为由与非门组成的基本RS触发器电路。 该电路由两个与非门交叉耦合组成。 图10-3（b）所示为其逻辑符号。,图10-3 由两个与非门
5、组成的基本RS 触发器电路及逻辑符号,1符号说明,和 是两个输入端， 表示置1端（置位端）， D表示置0端（复位端），SD和RD上有逻辑非符号，表示这种触发器必须用低电平加到输入端才能使其翻转。 这种情况被称为低电平触发。 Q和 是两个输出端，触发器处于稳定状态时，它们的状态相反。,逻辑符号中的小圆圈表示输入低电平有效。 G1和G2是两个相同的与非门电路；a和b分别表示G1和G2与非门的一个输入端。,2与非门式基本RS触发器的原理,根据与非门的逻辑关系，只要有一个输入端为低电平，则输出就是高电平（即见0得1），只有所有的输入端均为高电平时，输出才为低电平（即全1得0）。 依据这一逻辑关系分析基
6、本RS触发器的工作原理如下。,（1） =0，RD=1 假定所加的输入信号为 =0，RD=1时，根据触发器原来所处的状态，会产生不同的动作。, 触发器原来处于0状态。假定触发器原来处 于0状态（规定Q端的状态为触发器状态），即Q=0， =1，按照与非门“有低出高”的功能，会使G2门输出Q=1（即G1门输入a=1），此时G1门两输入均为高电平，按“全高出0”的功能， =0（即b=0），于是触发器由原来的0状态翻转为1状态，即使撤除输入信号，因b=0，所以触发器仍会保持G2门输出Q=1和G1门输出 =0，即触发器可稳定地保持1状态不变，这就是触发器具有存储（记忆）功能的原因。, 触发器原来处于1状态
7、。假定触发器原来处于1状态（即Q=1， =0），则相应的输入端a=1，b=0，即使输入信号 =0， =1，触发器仍会保持1状态不变。,（2） D=1， D=0 假定所加的输入信号为 D=1， =0时，则根据触发器原来所处的状态，会产生不同的动作。, 触发器原来处于0状态。假定触发器原来处于0状态（即Q=0， =1），则G2门翻转输出低电平（即a=0），G1门因“有低出高”，即b=1。因a=0，由与非门功能得知，无论 输入什么信号，都不会改变 =1，Q=0的状态。, 触发器原来处于1状态。假定触发器原来处于1状态（即Q=1、 =0），因交叉相连会使a=1，b=1，当输入信号 D=1， =0到来后
8、，G1门翻转， =1，同时b从0变为1，于是G2门翻转Q=0，触发器从1状态变为0状态。,（3） =1， =1 假定输入信号 =1， =1，则不难看出，它不会改变与非门的输出状态，所以触发器仍保持原来的状态不变。,（4） =0， =0 假定输入信号 = 0， =0，则由于都是低电平，两个与非门输出必须都是高电平，即Q= =1，但触发器的输出状态必须是一高一低，故这种情况是禁止的。,3基本RS触发器功能描述,为了便于区别，通常将触发器接收输入信号之前的状态称为触发器的现态，用Qn表示；将触发器接收输入信号之后的状态称为触发器的次态，用Qn+1表示。,现态和次态是两个相邻离散时间里触发器输出端的状
9、态，描述触发器的逻辑功能就是要找出触发器的次态与现态及输入信号之间的关系。 描述触发器逻辑功能的方式较多，通常有状态转换真值表、特性方程等。,（1）状态转换真值表,用于描述触发器次态Qn+1与现态Qn及输入信号之间关系的真值表，称为状态转换真值表。 图10-3所示基本RS触发器的状态转换真值表如表10-1所示。,表10-1 基本RS触发器状态转换真值表,（2）特性方程,用于表示触发器的次态Qn+1与现态Qn及输入信号之间关系的逻辑表达式，称为触发器的特性方程，又称为特征方程或次态方程。,根据表10-1所示的状态转换真值表可列出逻辑表达式为,由于RD、SD同时为0时会出现随机状态，为避免随机状态
10、的出现，需增加约束条件RD+SD=1，故基本RS触发器的特性方程为,10.2 寄存器,10.2.1 基本寄存器的特点 图10-4所示为用4个D触发器构成的基本寄存器，每个触发器的CP端并联起来作为控制端，需要存储的数码加到触发器的D输入端。,图10-4 由4个D触发器构成的基本寄存器, CP=0。当CP=0时，触发器保持原状态不变，即 Qn+1=Qn CP=1。当CP=1（上升沿）时，触发器的状态为D输入端的状态，即 Qn+1=D,由此可见，D触发器只在CP=1（上升沿）时才会接收数码和存储数码。 另外，由于4个触发器的RD端也并联在一起。 因此，如果在RD端加上负脉冲，就可将全部触发器均置为
11、0态，通常将这一过程称为清零，也叫置0端。,10.2.2 基本寄存器工作原理,如果要存储二进制数1001，且被分别加到4个触发器的D输入端，如图10-4所示。 当时钟脉冲CP到来时，由于D触发器的特性是在CP=1时，Qn+1=D，所以在CP脉冲的上升沿，4个触发器的状态从高位到低位被分别置为1001。,只要不出现清零脉冲或新的接收脉冲和数码，寄存器将一直保持这个状态不变，即输入的二进制码1001被存储在该寄存器中。 如果想从寄存器中取出1001二进制数据，则只要从寄存器的各个Q输出端就可以获得。,10.3 计数器,10.3.1 计数电路的类型 计数器不仅用来记录脉冲的个数，还大量用作分频、程序
12、控制、逻辑控制等，是一种记忆装置。 它能够记住有多少个时钟脉冲送到输入端，并由输出端的不同状态来表达。 计数器有多种分类方法。,1按计数长度不同分类,在同步和异步计数器中，按照计数长度不同，又有二进制、十进制和任意进制之分。,（1）二进制计数器,以二进制数运算规则的方式进行计数的电路称为二进制计数器。 例如，上面介绍的由T触发器构成的基本计数单元就是1位二进制计数器。,一般来说，如果用n表示二进制代码的位数（也就是相对应的触发器个数），用N表示有效状态数（即编码时已经使用J的代码状态数）在二进制计数器中则有 N=2n,通常将N称为计数器计数长度，或计数器的容量，有时也叫做计数器的模。,（2）十
13、进制计数器,以十进制数运算规则的方式进行计数的电路称为十进制计数器。,（3）任意进制计数器,除了二进制计数器和十进制计数器以外的其他进制的计数器统称为任意进制计数器，如八进制计数器、十六进制计数器等。,2按进位方式分类,按照计数器中各个触发器状态更新情况的不同可分为同步计数器和异步计数器两大类。,（1）同步计数器,同步计数器是指计数单元的时钟是同步的，即都是由同一脉冲源提供的。 因此各触发器状态的更新是同步进行的。 这种计数器的优点是计数速度高，过渡干扰脉冲小，但是电路一般比较复杂，要求时钟脉冲CP的功率较大。,（2）异步计数器,异步计数器是指各级计数器单元的时钟是不同步的，高位计数单元的时钟
14、是由比它低一位的计数单元的输出来提供的，只有低位计数单元翻转以后，高位计数单元才有翻转的可能。,因此，这类计数器又叫做串行计数器、行波计数器或波纹计数器。 这种计数器的优点是电路简单，要求 时钟脉冲CP的驱动功率较小，但计数速度低，过渡干扰脉冲大。,3按数码的增减分类,按照在输入计数脉冲作用下，计数器中数值增、减情况的不同，又有递增（又叫加法）、递减（又叫减法）和可逆（加/减）计数器3种不同类型。,（1）加法计数器 加法计数器是指随计数脉冲信号的不断输入，电路逐一进行递增计数的电路。 （2）减法计数器 减法计数器是指随计数脉冲信号的不断输入，电路进行递减计数的电路。,（3）加/减计数器,加/减
15、计数器是指在加/减计数控制信号的作用下，既可以进行递增计数，又可以进行递减计数的电路，也称为可逆计数器。,4其他类型的计数器,有些计数器还有预置数和可编程功能，这类计数器称为可预置数、可编程计数器。,（1）预置数功能,预置数功能是指计数器的数码可设置到预先确定的某个值。预置数通常都是并行输入的，这是一项只有同步计数器才具有的重要功能。,（2）可编程功能,可编程功能是指计数周期的长度是由加到预置输入端上的值来决定的。 改变预置输入端上的值，就可得到不同的计数周期长度。,一般来说，可编程计数器都是指减法计数器，当计数器的内容一旦变为0时，预置控制端就将预置端上的数据并行送入计数器。,10.3.2
16、计数器的构成,计数器是由具有记忆作用的触发器和相应的组合控制逻辑构成的。 其中，组合控制逻辑为各个触发器提供所需要的激励函数。 触发器的位数n可由计数器的模数M来确定。 它由以下不等式给出，即 2n1M2n,依据给定的模数M，总可以找到一个满足上述不等式的触发器位数n（n为正整数）。 例如，若要记8个脉冲数，则应选3个触发器。 但是，3个触发器构成计数器可以有不同的连接方法，而连接方法不同，构成的计数器种类也不同。,计数器中使用的触发器多为边沿触发器。 这类触发器的基本特性就是有两个稳定状态，在外来触发信号的作用下，电路可以从一个稳定状态转换到另一个稳定状态；在没有触发信号时，电路保持原来的稳定状态不变，即触发器的记忆特性。,计数电路正是利用了触发器的记忆特性，因此用触发器可以构成各种形式的计数器。,10.3.3 1位二进制同步计数器,由一个触发器
