《EDA技术及应用(潭会生) 第4章》由会员分享，可在线阅读，更多相关《EDA技术及应用(潭会生) 第4章（138页珍藏版）》请在金锄头文库上搜索。
1、第4章 常用EDA工具软件操作指南,4.1 Lattice ispEXPERT 操作指南 4.2 Altera MAX+plus II操作指南 4.3 Xilinx Foundation操作指南,4.1 Lattice ispEXPERT 操作指南,4.1.1 ispEXPERT System的安装 1. 系统需求 ispEXPERT System在PC机上运行，支持Windows NT4.0，Windows 95，Windows 98或更高版本。下面是其最低配置要求： (1) IBM 486、Intel Pentium或与Pentium兼容的CPU。 (2) 16 MB内存(适用于1000、
2、2000、3000和6000 系列)，或32 MB内存(适用于5000 V 和 8000系列)。推荐使用32 MB/64 MB以上内存。,(3) 各安装需要的硬盘容量：典型安装为160 MB，全部安装为250 MB 。 (4) SVGA 显示器，分辨率为800600或以上。 (5) 若为LSC_ADVANCED 用户，应通过E-mail向Latice公司申请授权，获取有关的解密文件。,2. 系统安装 (1) 安装：运行光盘根目录“LATTICEispstr1.exe”安装 ispEXPERT System.；运行光盘根目录“LATTICE ispstr2.exe”安装ispEXPERT Com
3、piler。安装时使用默认选项。 (2) 解密：拷贝经授权获取的解密文件LFLXUTIL.DLL 到安装后的目录“ispTOOLSISPCOMPBIN”和“ispTOOLSISPSYSBIN”中并覆盖相同的文件；拷贝解密文件SYNDPM.EXE到安装后的目录“ispTOOLSISPSYSBIN”中并覆盖相同的文件；拷贝解密文件SYNTA.EXE到安装后的目录“ispTOOLSISPSYSBIN”中并覆盖相同的文件；拷贝解密文件LATLIC.DLL到安装后的目录“ispTOOLSSYNPLIFYBINMBIN”中并覆盖相同的文件。 (3) 重新启动计算机。,4.1.2 原理图的设计操作指南 在“
4、程序”栏中选“Lattice Semiconductor ispExpert System“ispEXPERT System“进入“ispEXPERT System Project Navigator”主窗口(如图4.1)，选择“Window”“Schemtic”菜单即可进入原理图的设计。,图4.1 “ispEXPERT System Project Navigator”主窗口,这里的原理图的设计，不但可用于VHDL设计的原理图输入方式的设计，还可用于书稿、论文等各种插图的绘制。经笔者实践，使用该软件绘制插图，不但操作方便，可绘制各种形式的插图，而且对于已绘的图形，可任意剪辑、复制和删除，绘制
5、效率高。同时使用该软件绘制的插图，经复制、粘贴插入WORD等文档后，不但可根据需要任意对图形进行拉伸和压缩，拉伸和压缩后图中的文字不变形，而且文档存储空间的大小较WORD中的绘图板、CoreDraw等绘制的文件小30%以上。用于VHDL设计的原理图输入方式的设计，在后面的有关软件的使用中将介绍，限于篇幅，这里就不予介绍，这里主要介绍一下利用该软件如何进行原理图的绘制。 在原理图的设计中，最基本的操作有绘图环境设置(Options)、图形绘制(Add)、图形编辑(Edit)和文件管理(File)等操作。,1. 绘图环境设置(Options) 绘图之前，首先要进行绘图环境的设置。绘图环境的设置，通
6、过选择原理图编辑器主菜单中的“Options”下的各菜单项来实现。常用的绘图环境的设置项有两个：图形选项(Graphic Options)和优先选项(Preferences)。其各项目的设置选项及作用如图4.2和图4.3所示。,图4.2 图形选项的设置选项及作用,图4.3 优先选项的设置选项及作用,2图形绘制(Add) 图形绘制的基本单元操作选项如图4.4所示。其中最常用的基本单元操作有调用系统库中的元件符号(Symbol)，绘制直线(Wire)、弧(Arc)、圆(Circle)、矩型(Rectangle)和输入文本(Text)。绘制基本单元的操作方法是：先在子菜单/工具条中选中该操作项，再在
7、绘图的起点按住鼠标至绘图的终点松开鼠标即可。,2图形绘制(Add) 图形绘制的基本单元操作选项如图4.4所示。其中最常用的基本单元操作有调用系统库中的元件符号(Symbol)，绘制直线(Wire)、弧(Arc)、圆(Circle)、矩型(Rectangle)和输入文本(Text)。绘制基本单元的操作方法是：先在子菜单/工具条中选中该操作项，再在绘图的起点按住鼠标至绘图的终点松开鼠标即可。,图4.4 图形绘制的基本单元操作选项,3图形编辑(Edit) 图形编辑主要是指对已存在的图形进行移动、旋转、内复制、删除、外拷贝等操作。各种操作项目如图4.5所示。最基本的操作有已绘图形的移动(Move)、9
8、0度旋转(Rotate)、镜面旋转(Mirror)、复制多用(图形内)(Duplicate)、删除(Delete)以及库符号的编辑(Symbol)、已绘图形的拷贝(对外)输出(Copy)等。,图4.5 图形编辑的操作项目,移动、内复制、删除的操作方法是：先在子菜单/工具条中选中该操作项，再用鼠标点中或按住鼠标用一个方框选中该操作对象后，松开鼠标或移动/复制到指定的地方即可。 旋转的操作方法是：先使被旋转的对象处于移动或复制多用状态，再在子菜单/工具条中选中该操作项后，点击鼠标左键即可。 库符号的编辑(Symbol)方法是：在子菜单/工具条中选中该操作项后，用鼠标左键双击被编辑的符号即可进入符号
9、编辑状态，再执行相应的与前类似的编辑操作。编辑完后应注意存盘。,图形的拷贝输出操作方法是: 先在子菜单选中“Copy Image”操作项，再按住鼠标用一个方框选中欲拷贝的图形，最后在子菜单中选中“Copy”操作项即可。这时在剪贴板中即保存了被拷贝的图形。,【例4.1.1】4位二进制并行加法器的源程序ADDER4B.VHD。 LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL； USE IEEE.STD_LOGIC_UNSIGNED.ALL； ENTITY ADDER4B IS -4位二进制并行加法器 PORT(CIN：IN STD_LOGIC； -低位进位 AI
10、N： IN STD_LOGIC_VECTOR(3 DOWNTO 0)； -4位加数 BIN： IN STD_LOGIC_VECTOR(3 DOWNTO 0)； -4位被加数 S： OUT STD_LOGIC_VECTOR(3 DOWNTO 0)； -4位和 CONT： OUT STD_LOGIC)； -进位输出 END ADDER4B；,ARCHITECTURE ART OF ADDER4B IS SIGNAL SINT：STD_LOGIC_VECTOR(4 DOWNTO 0)； SIGNAL AA，BB： STD_LOGIC_VECTOR(4 DOWNTO 0)； BEGIN AA=0& A
11、IN； -将4位加数矢量扩为5位，为进位提供空间 BB=0& BIN； -将4位被加数矢量扩为5位，为进位提供空间 SINT=AA+BB+CIN ； S=SINT(3 DOWNTO 0)； CONT=SINT(4)； END ARCHITECTURE ART；,1. 创建VHDL设计工程及源程序文件 1) 创建VHDL设计工程 首先，为此设计建立一单独的目录，这里设为“E：Ispexam”，然后在“程序”栏中选“Lattice Semiconductor ispExpert System“ispEXPERT System“进入“ispEXPERT System Project Navigato
12、r”主窗口(如图4.1)。选择“File”“New Project”菜单以便建立一个新的工程文件，此时会弹出如图4.6所示的对话框。选好目录“E：Ispexam”，再在该对话框下面的“Project Type”栏中，根据设计类型选择相应的工程文件类型，本设计应选择VHDL类型。在“文件名”栏中填入“ADDER4B”，即将以上的VHDL源程序的工程名定为ADDER4B.syn，按“保存”键即完成工程名设定。,图4.6 建立工程文件对话框,图4.7 VHDL 源文件框架设置窗,2) 编辑VHDL源程序文件 接着在“ispEXPERT System Project Navigator”主窗口中，选择
13、“Source”“New”菜单。在弹出“New Source”对话框中，选择“VHDL Module”类型。此时将弹出如图4.7所示的对话框“New VHDL Source”。在对话框的各栏中，分别填入如图所示的信息。按“OK”按钮后，即进入文本编辑器“Text Editor”，以便编辑VHDL文件。读者可在“Text Editor”中输入以上的adder4b.vhd源程序，并存盘和退出此编辑器。 此时，在主窗口左侧的源程序区中，Addert4b.vhd文件被自动调入当前工程中。单击源程序区中的“ispLSI1032E-125LT100”栏，此时的主窗口将呈现如图4.8所示界面。,图4.8 i
14、spEXPERT System Project Navigator,2. 系统逻辑综合 1) 目标器件的选择 本设计拟采用的器件为ispLSI1032E-70LJ84，这时须双击源程序区中的“ispLSI1032E-125LT100”，在弹出的“Choose Device”窗口中改换器件为ispLSI1032E-70LJ84。,2) 源程序的编译、综合 双击窗口右侧的“Synplicity VHDL Synthesizer”，对adder4b.vhd文件进行编译和综合。在此过程中，ispEXPERT将调用Synplify进行VHDL综合。若整个编译、综合过程无错误，当出现 “Done!“ 后可
15、关闭此窗口，并自动返回到如图4.8所示窗口，且能看见 “Synplicity VHDL Synthesizer“处有一绿勾，表示综合通过。若在此过程中出错，双击上述“Synplify”窗口中“Source Files”栏中的adder4b.vhd文件进行修改并存盘，然后按 “Run“ 按钮重新编译，通过后关闭Synplify窗口。,3. 设计中的有关仿真 通过VHDL综合后，ispEXPERT可对设计进行功能和时序仿真，但不能进行行为仿真。 1) 编辑测试文件 在ispEXPERT中，测试程序必须用ABEL-HDL语言编写。 下面简单地介绍一下ABEL语言的程序结构及测试向量的编写方法。 一个
16、ABEL源文件由1个或多个相互独立的模块组成，每个模块中又由模块声明、定义段、逻辑描述或测试向量段组成，并且每个模块必须有一个模块声明部分，其他部分可选，而且每个部分必须用一个相应的关键字加以标识。ABEL源文件结构如下所示：,MODULE START ；模块开始 FLAGS ；标志语句 TITLE ；标题语句 DECLARATIONS ；定义段 CONSTANT DECLARATIONS ；常量定义 MACRO DECLARATIONS ；宏定义 DEVICE DECLARATIONS ；器件定义 PIN AND NODE ASSIGNMENTS ；管脚及节点定义 ATTRIBUTE DECLARATION ；属性定义 ；逻辑描述段,BOOLEAN EQUATIONS ；布尔方程 TRUTH TABLES ；真值表 STATES DIAGR
