EDA设计技术 教学课件 ppt 作者 杨光永 凌永发_ 第1章 绪论

《EDA设计技术 教学课件 ppt 作者 杨光永 凌永发_ 第1章 绪论》由会员分享，可在线阅读，更多相关《EDA设计技术 教学课件 ppt 作者 杨光永 凌永发_ 第1章 绪论（40页珍藏版）》请在金锄头文库上搜索。

1、第1章 绪论,EDA设计技术,EDA设计技术,电子设计自动化（Electronic Design Automation，EDA）是一种可重用设计方法； 由1980年中期的计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）等技术综合发展而来。,以计算机和计算机辅助设计软件为工具 以可编程器件为载体 利用库元件或硬件描述语言基本要素 依次进行建立模型、设计输入、编译、综合、适配、仿真、编程、调试等环节 实现特定研究和设计任务的电子设计技术。,EDA设计技术,降低系统设计任务的复杂度,降低系统设计的技术风险,设计方法的变革需求,大系统,可靠性,甩图

2、板工程,1.1 EDA技术,可编程系统器件PSD、复杂可编程逻辑器件CPLD、现场可编程门阵列FPGA的相继问世，为数字系统的设计带来了极大的灵活性，改变了传统的数字系统设计方法、设计过程和设计观念，促进了EDA技术的迅速发展。 EDA设计技术在设计方法学、设计工具、集成电路制造工艺目标应用等方面已取得丰硕成果。,计算密集型的系统,超声成像,信号处理,基带处理,视频处理,图像处理,中断密集型的系统,伺服电机控制,家电,消费电子,通信协议桥,工业仪表,基于DSP和片上系统技术的电机伺服驱动器设计流程,EDA设计的技术优势,1，系统设计灵活性 按系统设计需要增添用户定制逻辑模块、参数化模块、知识产

3、权核、嵌入式硬核处理器、嵌入式软核处理器 系统集成工具，指定系统互连 指定或自动分配处理器和组件的地址空间 指定中断向量地址、复位地址和异常处理地址 选择存储器管理或存储器保护功能 创建定制组件或定制指令，分配器件引脚、制定时序约束条件,系统设计自动化,可按设计要求，利用交互式图形化用户接口或Tcl脚本命令，自动完成选定EDA设计流的设计输入、分析、综合、适配、编程和配置、调试等一系列过程； 并实现设计规则检查、设计完整性检查、功能验证和时序验证、设计文件管理等。 可设定第三方设计软件的运行条件，自动实现跨平台的综合、仿真、形式验证设计。,1.1.1.1 系统设计灵活性,可按系统设计需要增添用

4、户定制逻辑模块、参数化模块、知识产权核、嵌入式硬核处理器、嵌入式软核处理器 利用Qsys或SOPC Builder等系统集成工具，指定系统互连，指定或自动分配处理器和组件的地址空间，指定中断向量地址、复位地址和异常处理地址，选择存储器管理或存储器保护功能，创建定制组件或定制指令，分配器件引脚、制定时序约束条件,1.1.1.2 系统设计自动化,EDA设计的系统集成工具可按设计要求，利用交互式图形化用户接口或Tcl脚本命令，自动完成选定EDA设计流的设计输入、分析、综合、适配、编程和配置、调试等一系列过程，并实现设计规则检查、设计完整性检查、功能验证和时序验证、设计文件管理等。 可设定第三方设计软

5、件的运行条件，自动实现跨平台的综合、仿真、形式验证设计。,采用Quartus II设计流程的仿真设计,构成集成开发环境的工具链,设计输入,综合,仿真,适配,汇编,编程/配置,系统调试,编辑、管理下述各种设计文件： 块图/原理图输入文件 EDIF网表文件 Qsys 系统文件 状态机文件 SystemVerilog HDL文件 Tcl脚本文件 Verilog HDL文件 VHDL文件,设计输入编辑器,分析、编译设计输入之后，输出网表文件的过程即综合过程 一般按照系统的抽象级别，分为门级综合、寄存器传输级综合（RTL级综合）、行为级综合。 综合后可通过网表视图查看RTL综合结果，CPLD或FPGA厂

6、商提供的EDA工具嵌入逻辑分析与综合模块，例如Altera公司的Quartus II，也可采用专用的综合工具，例如Synopsis的Synplify。,综合工具,利用测试平台（test bench）给定系统输入和激励信号，采集、分析系统输出响应的设计过程。 一般分为RTL仿真、门级仿真和时序仿真。 RTL仿真对设计输入进行无延时仿真，以检查设计文件的语法错误和正确性，在综合之前进行，因此常称之为前仿真。 未加入时序约束条件、使用综合工具综合之后生成的门级网表或门级模型进行仿真，以校验综合之后的功能是否满足设计要求，常称为门级仿真； 布局/布线完成之后，在门级网表中加入时序标注文件进行仿真，称为

7、时序仿真。,仿真工具,经分析和综合之后，对器件进行布局/布线的过程称为适配。 利用器件布局布线器进行设计分区布局、器件布局，获得设计分区报告、时钟区域报告、引脚分配报告等。 EDA工具将适配工具集成在集成开发环境中，如Quartus II的Chip Planner和Design Partition Planner。 适配后输出形式验证文件（.vo），与设计输入文件一起进行形式验证。,适配工具,汇编器生成： 目标器件的编程数据文件 配置数据文件。,汇编工具,利用JTAG、计算机并行口或以太网协议接口，将编程文件或配置数据文件按激活串行（Active serial）、被动串行（Passive se

8、rial）、JTAG模式等配置模式，利用诸如Quartus II的配置系统逻辑编程工具Programmer将配置数据或编程数据下载到目标器件中。,编程/配置工具,主要包括嵌入式逻辑分析仪、在系统资源和信号探针、存储器数据编辑器等工具，利用JTAG接口，将指定信号与系统设计一起进行布线、编程或适配，实时采集、监测调试对象。 如Quartus II的SignalTap II、In-system Resources and Probes Editor等。,系统调试工具,对于NIOS II之类的软核处理器系统而言，软件开发工具流利用系统集成工具生成的系统信息文件.sopcinfo，在软件开发工具（SB

9、T）中创建电路板支持包（BSP）工程和应用工程，结合用户定制库或硬件抽象层应用可编程接口库（HAL API），按makefile定义的应用工程设置，编辑、编译应用工程，向应用系统的存储器输出可执行和链接文件（.elf）。,软件工程开发工具,采用Qsys或SOPC Builder的软件工程开发流,对于NIOS II之类的软核处理器系统而言，软件开发工具流利用系统集成工具生成的系统信息文件.sopcinfo，在软件开发工具（SBT）中创建电路板支持包（BSP）工程和应用工程，结合用户定制库或硬件抽象层应用可编程接口库（HAL API），按makefile定义的应用工程设置，编辑、编译应用工程，向应

10、用系统的存储器输出可执行和链接文件（.elf）。,1.1.1.3 系统可重配置,可通过EDA设计工具的图形化用户接口或Tcl脚本命令实现系统的重配置。 系统资源可配置（硬件资源和软件资源） 系统功能可配置 系统性能可配置,系统资源可配置,硬件资源和软件资源 硬件资源主要是指目标器件的封装、引脚数、时钟频率、功率消耗等参数； 软件资源指系统所使用的外设、微处理器、互联总线、定制模块、参数化模块库和知识产权核等 根据系统设计需求和可靠性设计原则，为了减少系统资源的消耗，应尽可能地权衡并优化系统资源配置。,Quartus II符号块中资源库及用户定制的顶层模块,Quartus II的系统资源库 已进

11、行归类汇总： 参数化模块库magafunctions 分离模块库others 原语模块primitives,系统功能可配置,主要是指NIOS II微处理器和知识产权核之类的功能配置，种类繁多。例如，NIOS II处理器的存储器管理功能或存储器保护功能，计数器模块的递增/递减计数、同步预置、异步复位等，与软件工程直接关联的makefile文件设置、BSP编辑器的标签页设置等。 图1-5所示利用Quartus II的参数化模块库例化Viterbi译码算法模块的结构选项，包括： 混合结构、并行结构配置； 节点同步配置； 优化方式配置；,系统性能可配置,影响系统性能的因素主要是微处理器的类型配置、存储

12、器访问方式、是否采用硬件加速、布局布线设置、约束设计条件等。 例如，经济型、标准型、快速型三种类型NIOS II处理器内核消耗不同的逻辑资源，是影响系统性能的关键因素。 或者，在同一个硬件平台上分别嵌入ARM Cortex-A9、NIOS II、DSP Builder+IP核或状态机四种不同的微处理器或微控制器组件，将获得不同的终端延时、执行速度、数据量、确定性等系统性能。,嵌入式微处理器/控制器与系统性能的关系,1.1.1.4 硬件加速,目的：选择更高性能的组件或模块、提高系统时钟频率，使系统获得更高的执行效率 硬件加速方式：CRC组件、协处理设计、NIOS II定制指令、取代状态机、使用C

13、2H编译器等可获得更高性能的硬件加速性能 影响：增加了系统的功耗、成本和设计时间,例：离散余弦变换硬件加速器结构,1.1.2 EDA设计流,设计需求分析,制定设计方案,组织设计工具,设计实践,设计需求分析的目的和任务,系统的实时性能要求 计算性能和功能要求 工程设计周期 成本预算 分析技术风险并制定相应的技术保障措施 制定工程实施进度、预期目标等；,制定设计方案并组织设计工具链,分解工程设计任务 估算系统的软硬件资源规模、功率消耗、时序要求 按自身和团队的专业技术特长、设计资源和开发工具平台，选择合适的器件类型、软硬件集成开发工具 必要时采用第三方提供的综合、仿真或形式验证工具 构建完备的设计

14、工具链；,设计实践,是EDA设计实现的核心部分，由设计输入、分析与综合、适配、时序分析、汇编、编程或配置、调试等阶段组成，各阶段可以按照渐进式编译设计流程、增量式编译设计流程或智能编译设计流程进行,例：增量式编译设计流程,1.2 可编程逻辑器件及其开发环境,可编程逻辑器件是可编程逻辑阵列PLA/GAL、复杂可编程逻辑器件CPLD、现场可编程门阵列FPGA的统称。 Altera公司的可编程逻辑集成开发环境 Quartus II Xilinx公司的可编程逻辑集成开发环境 ISE Design Suite,1.3知识产权核及片上系统,知识产权核可快速地集成到系统设计中，用户仅关心知识产权核说明书规定的功能和输入输出特性，不必关心其内部结构，将知识产权核当作黑箱使用，从而缩短开发周期，保证系统的性能和可靠性。 例如：嵌入式硬核处理器或软核处理器、接口与外设、数字信号处理、通信等。,片上系统,片上系统（SoC）是在单片集成电路中集成完备系统所需的微处理器、存储器、外设模块等，实现特定功能和性能的系统，具有高度集成、低功耗特性，可裁剪系统的功能和性能,Bye-bye!,