《80X86微机原理与接口技术 教学课件 ppt 作者 喻宗泉 第4－6章 第4章》由会员分享，可在线阅读，更多相关《80X86微机原理与接口技术 教学课件 ppt 作者 喻宗泉 第4－6章 第4章（136页珍藏版）》请在金锄头文库上搜索。
1、第 4 章 内部存储器,4.1 存储器的分类 4.2 随机存取存储器RAM 4.3 只读存储器ROM 4.4 Cache 和SB SRAM 4.5 内存条和EDO DRAM、SDRAM、RDRAM 4.6 存储器与8086/8088 CPU之间的连接 4.7 存储器与80386/80486和Pentium CPU之间的连接 4.8 存储器容量与地址编号之间的关系,4.1 存储器的分类,4.1.1 几种不同的分类方法 1按层次结构划分 为了缓解对存储器3个要求之间的矛盾，当代微机广泛采用CPU内部寄存器高速缓冲存储器Cache主存储器(内存条)外存(辅助存储器)4级结构，如图4-1所示。Cach
2、e容量小，一般为几百KB几MB，集成在CPU内。主存储器(内存条)容量较大，当前一般为16512 MB，用SDRAM、DDRSDRAM、RDRAM等组成。外存容量大，如40 GB硬盘，用磁介质做成。Cache和主存又统称为内存。,图4-1 存储器的层次结构,2按存储介质划分 按存储介质，存储器可划分为半导体存储器、磁介质存储器等。磁介质存储器又可分为磁表面存储器(包括软盘、硬盘、磁盘、磁鼓)、磁芯存储器等。 3按功能划分 内存可分为随机存取存储器RAM(Random Access Memory)和只读存储器ROM(Read Only Memory)两类。每一类又分为若干种，如图4-2所示。,图
3、4-2 内部存储器的分类,外存可分为顺序存取存储器SAM(Sequential Access Memory)和直接存取存储器DAM(Direct Access Memory)两类。SAM的操作是将信息以文件的形式按先后次序存放。读/写不同地址的存储单元内容，所需的时间不同。磁带的读取就属于SAM方式，容量虽大，价格也低，但速度太慢。DAM的操作特征是读/写数据代码时，先确定存储器中的一个小区，如磁盘上的一个磁道，然后在这个磁道上顺序搜索，直到目标地址。存取不同地址单元的内容，所用的时间也不一样。磁盘的读取就属于DAM方式。,4.1.2 RAM的操作特点 随机存取存储器RAM又叫读写存储器，其操
4、作特点为： (1) CPU对RAM中的每一单元能读出又能写入。 (2) 读/写过程先寻找存储单元的地址再读/写内容。 (3) 读/写时间与存储单元的物理地址无关。 (4) 失电后信息丢失。现已开发出带电池芯片的RAM，称为非易失性RAM(NVRAM)，做到失电后信息不丢失。 (5) 作Cache和主存用。,制造RAM的半导体器件按工艺不同有双极型和MOS型之分。双极型元件因集电极电流过大导致功耗大、与高集成度相矛盾而被弃用。现在普遍使用的是MOS器件，其优点是栅流为零且漏极电流小，便于高度集成化。MOS型RAM又分为静态RAM(Static RAM，简称SRAM)和动态RAM(Dynamic
5、RAM)两种，前者一般作Cache用，后者一般作主存用。组成SRAM的基本存储电路为六管MOS双稳态触发器电路，集成度低，功耗较大，读出是非破坏性的。组成DRAM的基本存储电路为一个MOS管和一个电容，集成度高，功耗小，读出是破坏性的，因为读出时电容上的电荷将流至信号线。即使不读出，电容上的电荷也会在10-310-6s后自动泄漏，从而引起二进制信息的变化。为此，DRAM必须刷新。所谓“刷新”，是指给那些有电荷的电容定期补充电荷，维持电容内存放的二进制数不变(通常设电容上有电荷代表0，无电荷代表1)。刷新需要刷新电路，对刷新电路的基本要求是：读出信息时要刷新；不读出信息为防泄漏也需要刷新；对有电
6、荷的电容才能补充电荷；对无电荷的电容不能补充电荷。典型值为10-3 s刷新一遍。,4.1.3 ROM的操作特点 只读存储器ROM的操作特点如下： (1) ROM中存放的信息在制造时或使用前就已经写入，使用时不能改变。 (2) 使用时只能读出不能写入，读出时先寻找存储单元地址再读内容。 (3) 失电时存储信息不会丢失，因此用于存放固定不变的程序，如微机的监控管理程序、汇编程序、各种常数函数表等。,ROM通常使用MOS工艺集成。按操作功能不同又可分为掩膜ROM(Mask Program ROM)、可编程直读存储器(Programable ROM)、光可擦除可编程存储器EPROM(Erasable
7、Programable ROM)、电可擦除可编程存储器E2PROM(Electrically Erasable PROM)、闪速存储器Flash Memory。掩膜ROM由生产厂家按照事先设计好的线路生产，制成后只能读不能写，适于批量生产，成本低，用途固定，不适于研究开发。PROM由生产厂家生产但不写入任何信息，由用户根据自己的设计写入，每个PROM芯片只能写一次，写入后不能更改。EPROM是一种用户能够根据自己的需要写入，又能把写入的内容擦除进行改写，且能多次改写的只读存储器，擦除的方法是用紫外线光照515分钟。由于擦除需一定条件，因此写好后作ROM使用。,E2PROM使用电擦除，只要在不同
8、的引脚加不同的电压就可以实现全片或字节的擦除与重写，且能在线进行，因此它可以作非易失性RAM使用，比EPROM方便得多，但其价高、集成度不如EPROM。Flash Memory是一种可取代E2PROM的快速电擦除非易失性ROM，且可作非易失性RAM使用。它的结构和E2PROM相同，但擦除和写入速度极快，整体擦除约需1 s，而E2PROM需1520 min。编程写入时，以Flash Memory 28F256(32 KB8)为例，整个芯片编程只需0.5 s，且擦除次数可达10万次。,4.2 随机存取存储器RAM,4.2.1 SRAM 1六管静态存储电路 SRAM的基本电路采用六管静态存储电路，如
9、图4-3所示。每个电路用双稳态触发器的两个状态存储一位二进制数。其中反相器T1、T2组成相互交叉连接的双稳态触发器。若T1截止T2导通，则有A1且B0；若T1导通T2截止，则有A0且B1。T3、T4分别是T1、T2的负载，T5、T6、T7、T8是控制管。,图4-3 六管静态存储电路,2SRAM的矩阵结构 1) 存储体和地址译码器 现以存储容量为1K1位SRAM为例，结构图如图4-4所示。 它有1024个基本电路，排列成3232的矩阵。行线32条，编号为X0X31，由行地址线5条(编号A0A4)经地址译码器选择；列线32条，编号为Y0Y31，由列地址线5条(编号A5A9)经地址译码器选择。当A0
10、A9上出现一组二进制数时，将有一个存储单元被选中。,图4-4 1K1位静态RAM结构图,X线5/32地址译码器输出32根行选择线，每一根行选择线挂有32个基本电路的行选择端。当输入有A4A0的一组5位二进制数时，译码器有1根输出线为1，其余为0。输出的这根行线用来给该行的32个基本电路提供X1的行选信号。与此同时，Y线5/32地址译码器也有类似的动作。32根列选择线Y0Y31中的每一根挂有32个基本电路的列选择端。当输入有A9A5的一组5位二进制数时，列线译码器有1根输出线为1，其余为0。输出的这根列线给该列的32个基本电路提供Y1的列选信号。只有行选X1和列选Y1的那个基本电路被选中，该电路
11、双稳态触发器的输出端才和I/O接通，其余所有基本电路的输出都与I/O断开。例如，若存储器输入地址信号为00001 10000B，则因A4A010000B，故有X0X1X300，X311；因A9A500001B，故有Y0Y2Y3Y310，Y11。位于X31和Y1交叉处的基本电路被选中，能够进行读/写操作。,图4-5 1K1 SRAM,如果要组成8位字长的存储体，例如2K8位，则也使用矩阵排法。它的16 384个基本电路排成128128的矩阵，11条地址线分成行选7条、列选4条。行线地址译码器输出128条，选择X0X127中的1行；列线地址译码器输出16线，选择Y0Y15中的1列。列按8位分组，每
12、一行的128个基本电路被分成16组，每组8个基本电路。当有1列被选中有效时，该列1288个基本电路的列端Y 均为1。当11位地址信息出现在译码器输出端时，行选择线和列选择线同时为1的8个基本电路被选中。每个基本电路有1条数据线，共有8条数据线能和外界交换数据。图4-6画出了2 K字8位/字的存储器电路图。,采用矩阵排法的译码器是一种行/列双译码结构，其优点是可以节省译码和驱动电路，32行32列的地址译码输出线仅323264根。存储体还有一种排法为直接排法。采用直接排法必然采用单译码电路，如图4-7所示。当只使用1个译码器时，地址译码输出线将有1024根，每根输出线代表1只驱动管，可见存储体普遍
13、采用矩阵结构。但是在电路中画出存储器时，常画成较直观的直接排列。,图4-6 2K8 SRAM,图4-7 1K1 SRAM直接排法,图4-8 译出X0的或非门电路,2) I/O缓冲和控制门电路,图4-9 I/O缓冲和控制门,3SRAM实例 SRAM的种类很多，主要有Intel 21、61、64等系列，区别在于组织结构和密度。按数据线划分，有1位、4位和8位之分。64K位SRAM就有64K1、644、64K8三种标准结构。系统设计中用得较多的是8位芯片，如2 KB(2128，6116)、4 KB(6132，6232)、8KB(6164，6264，3264，7164)、32KB(61256，7125
14、6，5C256)、64 KB(64C512，74512)等，它们的引脚如图4-10所示。,图4-10 2 KB、4 KB、8 KB SRAM引脚图,图4-11 Intel 2114引脚和结构,图4-12 Intel 6116 芯片结构及逻辑符号,4.2.2 DRAM,1单管动态存储电路 单管动态存储电路如图4-13所示，由一个电容C和一个管子T1组成，有1条字选线、1条数据线，数据线上存在着分布电容CD。,图4-13 单管动态存储电路,写入过程为：字选线为1，T1导通，写入信号从数据线经T1存入C；读出过程为：字选线为1，T1导通，电荷C上的电荷经T1流入数据线，只要在数据线上设置读出放大器就
15、能可靠地获得存储信息。集成时要把电容C做得比分布电容CD小，这样可以节省面积。,2DRAM的刷新结构 现以Intel 2164A为例说明DRAM的内部结构。该芯片存储容量64K1位，内有65 536个单管动态基本电路，为便于刷新，划分成4个128128位的存储矩阵。其内部结构图如图4-14所示。芯片采用16脚双列直插封装，和其它许多集成电路芯片比，引脚较少。图4-15是引脚、逻辑符号和地址分时输入示意图。,图4-14 Inetl 2164A内部结构,图4-15 Inetl 2164A引脚、逻辑符号和地址分时输入,芯片内部的4个128128位矩阵被两个列译码器分开，每边各2个128128位矩阵。
16、行、列地址的最高位A7和A15用于选择4个矩阵中的1个。余下的7位地址A0A6经译码后产生128个行选择信号，用于选择128128位矩阵中的1行。由于每个128128位矩阵都有1个自己的读出放大器，因此被选中的1行中，128个基本电路中存放的信息都会被选送到128个读出放大器中，在那里进行鉴别、锁存或刷新。锁存在行地址锁存器中的7位行地址会同时加到4个矩阵上，即每个矩阵都有1行被选中，每次总共可以选中4行。 刷新也使用A0A6，每次有4个128128位矩阵的1行被选中，可选中4行。,表4-1 Intel 2164A的引脚,3刷新过程 半导体材料受温度的影响很大。当温度升高时，电容上的漏电更为严重，比如温度每升高10，漏电流将增加1倍。电容上的电荷能够维持的时间大约为2 ms，因此必须在2 ms内把所有基本电路刷新一遍，给那些原来有电荷的电容及时充电。刷新过程有两个明显的特征：其一是刷新总线周期与写总线周期相同，只是存储器不再和数
