《111201数字钟课程设计一周.ppt》由会员分享，可在线阅读，更多相关《111201数字钟课程设计一周.ppt（40页珍藏版）》请在金锄头文库上搜索。
1、数字电子技术课程设计,1.多功能电子时钟及计时系统的设计,2.简易频率测量系统的设计,3.智能抢答及计时系统的设计,时间安排,原理了解，清楚设计内容。 方案设计：画出原理草图。 教师检查通过原理设计。 原理及连线图绘制，仿真结果正确。 安装实际电路。 调试，功能实现。 教师检查及答辩。 完成设计报告。,设计步骤,1.课程设计报告内容,1）题目： 2）设计任务及技术指标 3）设计步骤和方法 4）设计内容及原理：每一部分有原理介绍，元件介绍，原理图，参数要标注清楚；分频、计数部分的波形图也要求画出（六进制时序图和二十四进制时序图）。 注：如果有其他创新设计思路，但由于实验条件有限，而无法在本次实验
2、中实现，可将具体设计思路在实验报告中体现。 5）安装与调试（分仿真实现、实际电路实现） 6）所用仪器和设备：按实际操作时所用元件来写。 7）附录：电路图、元器件表、参考文献。,课程设计报告,2.图纸要求：,1）原理图（草图）要清楚，标注元件参数 2）正式原理图、接线图： 数字钟A3 3）要求用统一格式封面； 4）使用中原工学院课程设计报告专用纸。 5）图要均匀分布，合理布局。,设计一台具有显示“时”“分”“秒”十进制数的电子钟； 时钟以24小时为一计数周期； 具有“时”、“分”校时功能； 整点报时功能。要求报时声音四低一高，最后一响为整点。,二、设计任务及技术指标,一、题目：,多功能电子时钟及
3、计时系统的设计,主要电路采用中小规模TTL（CMOS）集成电路。 用555定时器设计一脉冲发生器， f1000HZ,并由此产生秒脉冲。 3. 计数器使用CD4518芯片。 显示器件LED ，显示译码芯片74LS247(248)或CD4511。 电源全部+5V。 计算机仿真，实现电子钟功能。 实验版上安装实际电路，实现电子钟功能。,三、要求,电子钟课程设计方框图,四、电子钟组成及原理,振荡器，分频,555 外接电阻，电容（5.1K ,4.7K , 0.1F） 产生1KHz脉冲，再用4518或74LS90分频,1000HZ,分频构成,10分频,100HZ,10HZ,10分频,10分频,1HZ,50
4、0HZ,1000HZ,100HZ,2.计数器,秒计数器：0-1-.-59；60进制。,分计数器：0-1-.-59；60进制。,小时计数：0-1-.-23；24进制。,60进制计数器,24进制计数器,3. 译码显示电路,7447是一种与共阳极数字显示 器配合使用的集成译码器。,7448是一种与共阴极数字显示器配合使用的集成译码器。,4.校时电路,校“时”要求：1. “分”和“秒”计数器停止计数 2. “分”和“秒”计数器清零。 3. “分”和“秒”计数器正常计数。,校“分”要求：1.“秒”计数器停止计数或清零； 2.不能向“时”计数器送进位信息。,1).开关控制， S1校时，S2校分 2).校时
5、，校分以秒脉冲计数 3).不校时，正常计数。,方法一,方法二,5. 整点报时电路： 数字钟显示整点时能及时报时，每当“分”和“秒”计数器技术到59分51秒时，驱动音响电路，在十秒钟内自动发出5次鸣叫声，要求每一秒鸣叫一次，每次叫声持续一秒，而且前四声低最后一声高，以最后一声高音结束的时刻为正点时刻。,设4声低音(约500Hz)分别发生在59分51秒、53秒、55秒及57秒，最后一声高音（约1kHz）发生在59分59秒，它们的持续时间均为1秒。由表可得,1. 频率测量范围：19999，显示单位为Hz； 2. 显示方式：四位十进制数显示； 3. 具有“手动”清零功能； 4. 时基信号脉冲宽度分别为
6、：1S，0.25S；,二、设计任务及技术指标,一、题目：简易频率测量系统的设计,简易频率测量系统的设计,主要电路采用中小规模TTL（CMOS）集成电路。 用555定时器设计一秒脉冲发生器。 锁存器用74LS273、计数器用74LS90（CD4518）, 控制电路使用74LS123(CD4538)单稳态触发器。 放大整形电路使用施密特触发器。 显示器件LED ，显示译码芯片74LS247(248)或 CD4511。 电源全部+5V。 计算机仿真，实现数字频率计。 实验版上安装实际电路，实现数字钟功能。,三、要求,四、数字频率计组成及设计,1. 放大整形电路 放大整形电路由晶体管3DG100与74
7、LS00等组成。其中3DGl00组成放大器将输入频率为的周期信号如正弦波、三角波等进行放大。与非门74LS00构成施密特触发器，它对放大器的输出信号进行整形，使之成为矩形脉冲,2. 时基电路 时基电路的作用是产生一个标准时间信号（高电平持续时间为1s），由定时器555构成多谐振荡器产生。 其中t1=1s，t2=0.25s。,3.逻辑控制电路,计数 脉冲,清零 锁存,4.清零锁存计数,锁存器是将计数器在1s结束时所计得的数进行锁存，使显示器上能稳定地显示此时计数器的值。1s计数时间结束时，逻辑控制电路发出锁存信号IV，将此时计数器的值送译码显示器。,选用两个8位锁存器74L273可以完成上述功能
8、。当时锁存信号CP的正跳变来到时，锁存器的输出等于输入。从而将计数器的输出值送到锁存器的输出端。高电平结束后，无论D为何值，输出端的状态仍保持原来的状态不变。所以在计数期间内，计数器的输出不会送到译码显示器。,2. 给节目主持人设置一个控制开关，用来控制系统的清零(编号显示数码管灭灯)和抢答的开始。 3. 抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号，同时蜂鸣器给出音响提示。此外，要封锁输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。,二、设计任务及技术指标,一、题目：智力竞赛抢答器,基本功能,
9、1. 设计一个智力竞赛抢答器，可同时供8名选手或8个代表 队参加比赛，分别是S0到S7。（*可改变编号显示方式）,智能抢答及计时系统的设计,1.抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定(如30s)。当节目主持人启动“开始”键后，要求定时器立即减计时，并用显示器显示，同时蜂鸣器发出声响。 2. 参赛选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。 3.如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，系统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显示器上显示00。,扩展功能,三、抢答器的组成框
10、图,抢答 按钮,优先编码电路,锁存器,译码电路,主持人控制开关,控制电路,报警电路,秒脉冲产生电路,定时电路,译码电路,显示电路,显示电路,抢答器整体框图,工作原理是：接通电源时，节目主持人将开关置于“清除”位置，抢答器处于禁止工作状态，编号显示器灭灯，定时显示器显示设定的时间，当节目主持人宣布抢答题目后，说一声“抢答开始”，同时将控制开关拨到“开始”位置，扬声器给出声响提示，抢答器处于工作状态，定时器倒计时。当定时时间到，却没有选手抢答时，系统报警，并封锁输入电路，禁止选手超时后抢答。当选手在定时时间内按动抢答键时，抢答器要完成以下四项工作：优先编码电路立即分辨出抢答者的编号，并由锁存器进行
11、锁存，然后由译码显示电路显示编号；扬声器发出短暂声响，提醒节目主持人注意；控制电路要对输入编码电路进行封锁，避免其他选手再次进行抢答；控制电路要使定时器停止工作，时间显示器上显示剩余的抢答时间，并保持到主持人将系统清零为止。当选手将问题回答完毕，主持人操作控制开关，使系统回复到禁止工作状态，以便进行下一轮抢答。,四、电路设计 1、抢答电 路设计,2、定时电路设计,3、控制电路设计,3、控制电路设计,4、报警电路设计,注意事项,1.显示译码器CD4511:软件仿真时，引脚5要接高电平，实际接线时要接地； 2.双十进制计数CD4518：仿真时不用的清零端引脚7和15可悬空，实际接线时清零端必须接地；仿真时2和10下降沿脉冲不好用，可使用1和9上升沿脉冲，实际接线时为节省非门，可用2和10下降沿脉冲，而将不用的1和9上升沿脉冲接地； 3.抢答器题目：4510芯片在软件中用问题，要用具有相同功能的74LS192代替，实际接线还用CD4510。注：192的置数端为低电平有效，而4510的置数端为高电平有效。,
