《电子技术基础项目教程 教学课件 ppt 作者 李秀玲 项目十》由会员分享，可在线阅读，更多相关《电子技术基础项目教程 教学课件 ppt 作者 李秀玲 项目十（37页珍藏版）》请在金锄头文库上搜索。
1、项目十 连接计数、译码、显示电路,任务1 认识RS触发器 任务2 学习常用的集成触发器 任务3 分析计数器 操作指导,看一看：时序逻辑电路,时序逻辑电路（时序电路具有记忆功能的逻辑电路。 特点是：电路任一时刻的输出状态不仅与同一时刻的输入信号有关，而且与电路原有状态有关。 组成：它由组合逻辑电路和触发器组成。,时序逻辑电路组成框图,时序逻辑电路的一个典型应用 十进制计数、译码、显示电路,电路的功能 主要是用计数器统计输入 脉冲的个数，并把计数器 的输出状态，通过译码器 译码，翻译成人们习惯的 十进制数码的字形，从而 直观的显示出来，便于观 察与记录。,原理图,组成框图,元器件选择,表10-1
2、元器件明细表,任务1 认识RS触发器,一、认识基本RS触发器,电路组成：它由两个与非门输 入、输出端交叉相连,两个输入端，非号表示低电平触发有效,两个输出端，它们的状态是互补的,（一）基本RS触发器逻辑功能 表10-2 基本RS触发器真值表 （二）同步RS触发器 1电路结构,基本RS触发器的基础上增加两个与非门构成,直接置0端 直接置1端,逻辑电路 与逻辑符号,2工作原理 （1）CP = 0，即无时钟脉冲作用时，G3、 G4 门被封锁，输入信号 R、S不起作用，触发器维持原状态。 （2）CP = 1，即有时钟脉冲作用时， G3、 G4 门被打开，输入信号 R、S分别通过G3、G4门加在基本 R
3、S 触发器的输入端，从而使触发器翻转。 表10-3同步RS触发器真值表（CP=1） 3.同步RS触发器的问题触发器的空翻现象,举例：同步RS触发器工作波形图,空翻现象： 时钟脉冲 太宽时一 个 CP 脉冲 会引起触 发器的多 次翻转。,（三）主从RS触发器 a）逻辑电路 b）工作波形图,学习要点：,1触发器是时序逻辑电路中实现记忆功能的基本单元，一个触发器可以记忆一位二进制数。它有两个稳定状态，一个是0态，另一个是1态。无触发信号时触发器维持原态，如果外加合适的触发信号，触发器的状态可以在0态和1态之间相互转换，。 2触发器按结构的不同，可分为两大类：一类是基本触发器，另一类是时钟控制触发器。
4、 3基本RS触发器是由两个与非门（或或非门）交叉相连构成，具有置0、置1、保持的逻辑功能。同步RS触发器是在基本RS触发器基础上增加控制门构成的。,触发器按触发方式分类,可分为同步式触发、边沿型触发（上升沿触发、下降沿触发）和主从触发等。 触发波形举例： 图10-8 上升沿触发RS触发器 图10-9 下降沿触发RS触发器 优点：可以克服空翻现象及克服输入干扰信号引起的误翻转。,任务2 学习常用的集成触发器,时钟控制触发器按逻辑功能分，可分为同步RS触发器、同步JK触发器、同步D触发器、同步T触发器四种类型。而后三种是最常用的触发器 一、认识集成触发器 举例：CMOS 系列的双JK触发器CC40
5、27和双D触发器CD4013的外引线排列图,各引出端的功能及符号的意义,（1）字母符号上方加横线，表示加入低电平信号有效。如 =0，触发器置0； =0，触发器置1。字母符号上方不加横线，则表示高电平有效。 （2）两个触发器以上的多触发器集成器件，在它的输入、输出符号前，加同一数字，如1 、1 、1CP、1 、 1 、1J、1K等等，都属于同一触发器的引出端。 （3）VCC、GND 表示TTL系列的电源端、接地端（接电源负极）；VDD、VSS表示CMOS系列的电源端、接地端；NC 为空脚， （或CR）表示总清零（即置零）端。 （4）TTL 电路的电源一般为 +5 V，CMOS 电路的电源通常在
6、+3 +18 V 之间。,二、触发器的逻辑功能,（一）JK触发器 1电路组成,2分析逻辑功能 表10-5 JK触发器逻辑功能 例题 设主从 JK 触发器的初始状态为 0，试根据图10-12所示 CP、J、K 的波形，画出输出端 Q 的波形。 解：在 CP = 1 期间，主触发器接收输入信号。而当 CP 的下降沿到来后，主触发器的状态转存到从触发器中。比如：第一个 CP = 1 时，J = 1，K = 0，因此触发器将置 1。当这个 CP 脉冲的下降沿到来后，触发器才翻转为 1。画出Q波形如图1012所示。,（二）D触发器和T触发器 1电路及符号比较 2逻辑功能比较 表10-6 D触发器逻辑功能
7、 表10-7 T触发器逻辑功能,a）逻辑电路 b）逻辑符号 a）逻辑电路 b）逻辑符号 图10-13 D触发器 图10-14 T触发器,（三）应用举例分频器 a）2分频器 b）4分频器 c）工作波形图,分频原理：从1CP 端输入2个时钟脉冲，则在 1Q 的输出端只输出1 个脉冲，实现了2分频，即 。连续送入fi，在1Q端输出2分频信号，2Q端输出4分频信号。,接线说明如下：5、6、16 脚接电源VDD，即有 1J = 1K = 1，电路为计数状态；4、7、8 端接地，异步置 0、置1 功能无效,学习要点：,1掌握常用触发器的功能是应用的关键。 （1）JK触发器具有置0、置1、保持、计数的逻辑功
8、能。 （2）D触发器具有置0、置1的逻辑功能。 （3）T触发器具有保持、计数的逻辑功能 2集成触发器的识别与使用。,双D触发器组成的 光控延时电路,工作原理： （1）当光线没有照射到光敏三极管3DU3时，置1端SD为0，D触发器输出Q为0，继电器K不吸合。 （2）当光线照射到3DU3时，3DU导通，SD为1，使D触发器输出Q为1，晶体管导通，继电器K吸合，起到光电自动控制作用。,任务3 分析计数器,一 、认识中规模集成计数器74LS290,外引线排列,功能表,CT74LS290 的主要功能有 （1）异步置零：当异步置零端 R 0A 、 R 0B 全为 1 ，且置 9 端 S 9A 、 S 9B
9、 中至少有一个为 0 时，计数器清零，即 Q3Q2Q1Q0=0000。 （2）异步置9：当S 9A 、S 9B 全为 1 时，不管其他输入端状态如何，计数器置 9 ，即 Q3Q2Q1Q0=1001。 （3）计数：当 R 0A 、 R 0B 及 S 9A 、 S 9B 中至少各有一个为 0 时，计数器在 CP 脉冲下降沿作用下进行计数操作。,表 10-9 74LS290计数状态表 8421 码 5421 码,若 CP 1 与 Q 0 端相连接，计数脉冲由 CP 0 输入，输出 Q3Q2Q1Q0则为 8421 编码,若 CP 0 与 Q 3 端相连接，计数脉冲由 CP 1 输入，输出 Q3Q2Q1
10、Q0便为 5421 编码,二、计数器的分类,计数器基本功能是统计输入脉冲的个数。还可用于数字系统的分频、定时、延时、测量等电路。 分类： 按计数容量不同，可分为二进制、十进制、N进制计数器。 按各触发器的时钟作用方式的不同，可分为异步计数器和同步计数器。 按计数过程中数字增减规律的不同，可分为加法、减法和可逆计数器。 （一）异步三位二进制加法计数器 1.电路组成,逻辑图,2工作原理 （1）计数器清零：使 =0，则Q2Q1Q0=000。 （2）每当一个CP脉冲下降沿到来时，FF0就翻转一次；每当Q0的下降沿到来时，FF1就翻转一次；每当Q1的下降沿到来时，FF2就翻转一次，工作波形如图10-19
11、 b）所示。,工作波形图,表10-10 三位二进制递增计数器状态表 结论：实现了每输入一个脉冲，就进行一次加1运算的加法计数器操作（也称递增计数器）。3位二进制加法计数器的计数范围是000111，对应十进制的07，共8个状态，第8个计数脉冲输入后计数器又从初始000开始计数。,（二）异步十进制加法计数器 1电路组成 2工作原理,逻辑图,工作波形图,（三）同步二进制加法计数器 1.三位二进制同步加法计数器电路结构 2分析逻辑关系,逻辑图,2工作过程 （1）计数器工作前应先清零，初始状态为 000。 （2）当第一个 CP 脉冲到来后，FF0 的状态由 0 变为 1。而CP 到来前，Q0、Q1 均为
12、 0，所以，CP 到来后， FF0 、 FF1 保持 0 态不变。计数器状态为 001。 （3）当第二个 CP 脉冲到来后，则FF0 由 1 变为 0。 FF1 状态翻转，由 0 变为 1。而 FF2仍保持 0 态不变。计数器状态为 010。 （4）当第三个 CP 脉冲到来后，只有 FF0 的状态由 0 变为 1， FF1 、 FF2 保持原态不变。计数器状态为 011。 （5）当第四个计数脉冲到来后，三个触发器均翻转，计数状态为 100。 （6）第五、六个计数脉冲到来后，触发器的状态，可自行分析。在第七个 CP 脉冲到来后，计数状态变为 111，如再送入一个 CP 脉冲，计数恢复为 000。
13、,学习要点：,1计数器的功能：基本功能是统计输入脉冲的个数。 2计数器分类:可分为二进制、十进制和N进制计数器；异步和同步计数器；加法、减法和可逆计数器。 3计数器工作状态分析：列状态表分析；画波形图分析。,寄存器,寄存器是用以暂存二进制数码和信息（数据、指令等）的电路。 分类：按功能分为数码寄存器和移位寄存器两种。 数码寄存器 ：具有接收、暂存数码和清除原有数码的功能 工作特点：在接收数码时，各位数码是同时输入；输出数码时，也是同时输出。,4位数码寄存器,用D触发器构成的,并行输入、并行输出数码寄存器,工作过程如下： （1）清零：令 （总清零端）=0，则Q3Q2Q1Q0=0000 （2）寄存
14、数码：令 =1。例如，存入1010，则在寄存器D3、D2、D1、D0输入端端分别为1、0、1、0。当CP脉冲（接收数码的控制端）的上升沿一到，寄存器的状态Q3Q2Q1Q0=1010，只要使 =1，CP=0，寄存器就处在保持状态。从而完成了数码的接收和暂存功能 2移位寄存器 （1）4位左移寄存器,a）逻辑图,b）工作波形图,3集成四位双向移位寄存器CT74LS194,四位左移寄存器状态转换表,图10-25 CT74LS194外引线排列,表10-13 CT74LS194 逻辑功能表,操作指导,1. 认识计数、译码、显示电路结构及工作过程,a）原理图,b）接线图,工作原理：通电后，计数器ROAROB
15、 1，所以计数器置0，显示数字0，当闭合开关S时，开始进入计数功能，在CP脉冲输入端，输入09个计数脉冲时，实现4位二进制加法计数过程，经过译码后使数码管546显示出09的数字，在第9个脉冲输入后Q3Q2Q1Q0状态为1001，（在此期间如果断开开关S，则计数器实现清零，将重新开始计数），当第十个计数脉冲到来后Q3Q2Q1Q0状态为0000，数码管显示数字0，跳过了10101111六个状态，完成了一位十进制数计数的全过程。再输入脉冲又重复上述计数过程。,2.连接电路 （1）检查核对元器件。 （2）在万能板上按所设计的安装图来连接电路，焊接与连线时注意集成块引脚的焊接，禁止连焊，掌握好焊接时间防止电路板的铜片脱落。 1）先将74LS290连接成8421码十进制计数器。 2）将74LS290的输出Q3、Q2、Q1、Q0与74LS247的输入A3、A2、A1、A0连接。 3）连接74LS247的输出a、b、c、d、e、f、g与七段显示译码器546R的对应端。 3.检测电路 （1）核对电路无误后接通电源，此时数码管应显示一个完整的数字。 （2）置0功能检测，在计数过程中按下开关S，显示器显示0时
