《电工与电子技术 教学课件 ppt 作者 韩敬东 第8章》由会员分享，可在线阅读，更多相关《电工与电子技术 教学课件 ppt 作者 韩敬东 第8章（77页珍藏版）》请在金锄头文库上搜索。
1、,第八章 触发器与时序电路 8.1 触发器 8.1.1 触发器的基本知识 触发器是数字电路中广泛应用的能够记忆一位二进制信号的基本逻辑单元电路，它是时序电路的基本单元。 触发器具有两个能自行保持的稳定状态，用逻辑1和0表示，所以又叫做双稳态电路，在不同的输入信号作用下其输出可以置成1态或0态，而且当输入信号消失后，触发器的新状态将保持下来。 一、触发器的分类 根据电路结构的不同，触发器可分为基本触发器和时钟触发器两大类。具有时钟脉冲输入端CP（Clock Pulse）的触发器称为时钟触发器，在时钟触发器中，又有电平式触发器、边沿触发器和主从触发器三类，其中时钟采用电平触发（通常是高电平触发）方
2、式的称为电平式触发器，采用上边沿触发方式的称为维持阻塞触发器，采用主从触发方式的称为主从触发器。 根据逻辑功能的不同，触发器又可以分为RS触发器、JK触发器、D触发器、T（T）触发器等。常用功能真值表、特性方程、状态转换图和时序图来表示其逻辑功能。,二、触发器的基本概念 首先对触发器逻辑功能中常见的术语和符号做一下解释。 时钟输入端CP时钟脉冲的输入端，通常输入周期性时钟脉冲。 数据输入端又称控制输入端。对RS触发器来说，控制输入端是R和S；对D触发器来说是D；对JK触发器来说是J和K；对T触发器来说是T。 初态Qn 某个时钟脉冲作用前触发器的状态，即老状态。初态也可称为“现态”。 次态Qn+
3、1 某个时钟脉冲作用后触发器的状态，即新状态。 功能真值表以表格的形式表达了在一定的控制输入下，在时钟脉冲作用前后，初态Qn向次态Qn+1转化的规律，又可称为“状态转换真值表”。 激励表以表格的形式表达了为在时钟脉冲作用下实现一定的状态转换（QnQn+1），应有怎样的控制输入条件。 状态（转换）图（表）以图形（或表格）的形式表达在时钟脉冲作用下，状态变化与控制输入之间的关系。 特性方程以方程的形式表达在时钟脉冲作用下，次态Qn+1与控制输入及初态Qn之间的逻辑函数关系。,8.1.2基本RS触发器 一、电路组成及符号 基本RS触发器是由两个与非门或两个或非门首尾相接，交叉耦合组成，它是构成各种功
4、能触发器的最基本单元。图8.1(a)所示是由两个与非门组成的基本RS触发器，它有两个稳定状态，一般以 端的状态作为触发器状态，当 ,时，触发器处于1态，反之，,时，处于0态。由于输入的一对触发信号是低电平,和,表示输入端，并称,端为“置1输入端”或,基本RS触发器的逻辑符号如图8.1(b)所示，输入端的小圆圈表示触发信号为低电平有效。,有效，所以用,“置位端”，,端为“置0输入端”或“复位端”。,图8-1 基本RS触发器,二、逻辑功能分析 基本RS触发器的输出与输入之间的逻辑功能可分为如下4种情况。 (1)保持功能 当 ， 时，G1门和G2门的打开或封锁由互补输出 与 的状态决定，显然触发保持
5、原有状态不变。,(2)触发器置l功能 当 ， 时，不论触发器原状态如何， , ，即触发器处于1态。此后，由于 端的反馈作用使Gl门封锁，即使 的输入信号消失，触发器仍将保持1态不变，实现置l逻辑功能。置1取决于 端是否为0，故称端为置1端。,(3)触发器置0功能 当 ， 时，经分析可得,，触发器处于0态，由于Q端的反馈作用使G2门封锁，即使 的输入信号消失，触发器仍将保持0态不变，实现置0功能。 置0取决于 是否为0，故称 端为置0端。,(4)禁止（不确定）状态 当 ， 时，两个与非门均被封锁，迫使 ，两个输出端失去互补性，出现一种未定义的状态，没有意义。尤其在 ， 的信号都同时消失后，触发器
6、的最终状态是0态还是1态，纯属偶然，无法确定，叫做不确定状态。为避免触发器的输出状态不确定，输入信号必须遵守 和 不允许同时为0的约束条件。基本RS触发器的约束条件可以写为 ，即。,三、逻辑功能描述 （1）功能真值表 根据逻辑功能的分析，可以得到表8.1，表8.2是表8.1的简化形式。,表8.1 基本RS触发器功能真值表 表8.2 基本RS触发器功能真值表简化形式,（2）特性方程 根据功能真值表画出卡诺图可以得到特性方程。,其中约束条件,，也可以写成,。,（3）状态转换图 触发器的逻辑功能还可采用状态转换图描述，如图8.2所示。用圆圈圈起来的0和1分别代表触发器的两个稳定状态，箭头表示在输入信
7、号作用下状态转换的方向，箭头旁的标注表示状态转换的条件，表示任意。,图8-2 基本RS触发器的状态图,（4）时序波形图 除了上述的方法外，还可以使用波形图来描述。 当给定输入信号 和 的波形图时，根据表8.1可以画出 和 的波形图，如图8.3所示。,图8-3 基本RS触发器的波形图,基本RS触发器状态的改变，是直接受输入信号控制的，抗干扰能力差，而时钟触发器只有在时钟信号到达时接受输入信号，一定程度上提高了抗干扰能力。因此，钟控触发器在实际使用中更为广泛，下面以电平式RS触发器为例再次讨论一下其逻辑功能。 四、电平式RS触发器,图8-4 电平RS触发器,1、电路组成符号 电平式触发通常以高电平
8、触发为主，在基本RS触发器的基础上，增加两个与非门构成如图8.4（a）所示。其逻辑符号为8.4（b）所示。,2、逻辑功能分析 CP=0时，G3、G4门被封锁（关闭），相当于基本RS触发器的 ， ，所以触发器保持原态不变。R、S 信号无效。 时，G3、G4门被打开，触发器接收R、S的输入数据： （1）当 S=R=0时，触发器保持原状态，具有保持功能。 （2）当S=0, R=1 时，触发器输出置1，具有置1功能。 （3）当S=1 , R=0 ，触发器置输出置0，具有置0功能。 （4）当S=R=1 ,触发器为不确定状态，因此该状态被禁止使用。 3、逻辑功能描述 （1）功能真值表 根据逻辑功能的分析，
9、可以得到表8.3，表8.4是表8.3的简化形式。,表8.3 电平RS触发器功能真值表 表8.4 电平RS触发器功能真值表简化形式,（2）特性方程 根据功能真值表画出卡诺图可以得到特性方程。,显然，电平触发的RS触发器和基本RS触发器的特性方程、约束条件都相同，只是电平触发器需要时钟的提供，只有在CP=1时，特性方程才成立，R、S才起作用，否则，无论R、S为何种状态对触发器均不产生影响，即触发器处于保持状态。 （3）状态转换图如图8.5所示。,图8-5 电平RS触发器的状态转换图,（4）时序波形图 给定时钟CP和输入信号S、R的波形图，根据表8.3画出 和 的输出波形，如图8.6所示。,图8-6
10、 电平RS触发器的波形图,当然，钟控触发器的类型除了电平触发外，还有主从触发和边沿触发，它们的逻辑符号如图8.7所示。,图8-7 钟控RS触发器的触发方式,其中（b）为CP=0，低电平触发；（c）为上升沿触发；（d）为下降沿触发；（a）为主从触发。通常以边沿触发器比较常见，主要是因为边沿触发是一种仅在CP脉冲的上升沿（或下降沿）的瞬间，触发器才能接收输入信号，而在CP=0、1期间以及下降沿（或上升沿）时，输入信号对触发器的状态均无影响。边沿触发器只要求在CP脉冲的上升沿（或下降沿）时，输入信号是稳定的就可以了.,8.1.3 D触发器 一、电路组成及符号 图8.8（a）所示为一个电平触发的D触发
11、器，它是在电平RS触发器的基础上改进的，（b）为其逻辑符号。,图8-8 电平D触发器,二、逻辑功能分析 CP=0期间，G1、G2被封锁，D输入信号无效，触发器保持原状态。 CP=1时，G1、G2门打开，触发器接收D输入信号而工作： （1）当D=0时，输出Q=1, ，触发器处于1态，具有置1功能。 （2）当D=1时，输出Q=0, ，触发器处于0态，具有置0功能。,三、逻辑功能描述 （1）功能真值表 根据逻辑功能的分析，可以得到电平D触发器功能真值表表8.5。,（2）特性方程 根据功能真值表画出卡诺图可以得到特性方程。,（3）状态转换图如图8.9所示。,图8-9 电平D触发器的状态转换图,（4）时
12、序波形图 给定时钟CP和输入信号D的波形图，根据表8.5画出 和 的输出波形，如图8.10所示。,图8-10 电平D触发器的波形图,从波形图可以看出，第一、二个CP有效脉冲期间，D没有变化，分别执行置1和置0功能。而在第三、四个CP有效脉冲期间，D发生了变化，输出Q也跟着输入D变化，可以说在CP=1期间“从输出看到了输入”，这种现象称为“透明”，所以通常电平D触发器又称为透明寄存器或锁定触发器。 除了电平触发外，还有边沿D触发器，图8-11为上升沿D触发器的时序图。,图8-11 上升沿D触发器的时序图,8.1.4 JK触发器 一、电路的组成及符号 通常JK触发器以边沿触发为主。如图8.12（a
13、）所示为一个下降沿触发的JK触发器，（b）为其逻辑符号。,图8-12 下降沿触发的JK触发器,二、逻辑功能分析 CP=0或1及CP上升沿期间，触发器无法接收输入信号，保持原态，输入信号无效。 CP下降沿到来时，触发器被打开，接收输入信号J和K的值： （1）当J=1，K=0时，输出Q=1, ，即触发器处于1态，具有置1功能。 （2）当J=0，K=1时，输出Q=0, ，即触发器处于0态，具有置0功能。 （3）当J=1，K=0时，输出Q和 的状态是对前一个输出的Q 和 状态取反，即触发器具有翻转功能。 （4）当J=0，K=1时，触发器保持初态，具有保持功能。,三、逻辑功能描述 （1）功能真值表 根据
14、逻辑功能的分析，可以得到表边沿JK触发器功能真值表8.6。,（2）特性方程 根据功能真值表画出卡诺图可以得到特性方程。,（3）状态转换图如图8.13所示。,图8-13 JK触发器的状态转换图,（4）波形图 给定时钟CP和输入信号J、K的波形图，根据表8-6画出 和 的输出波形，如图8.14所示。,图8-14 下降沿触发的JK触发器工作波形图,通常在JK触发器中还有一种常见的触发方式主从触发。 为了克服空翻现象，采用了具有存储功能的触发导引电路，从而构成主从结构式的JK触发器，其结构如图8.15（a）所示，（b）为其逻辑符号。,图8-15 主从JK触发器,主从触发器在一个时钟脉冲作用下工作过程可
15、分为两个阶段，即双拍工作方式： CP=1期间主触发器工作，接收触发信号，从触发器保持；CP=0期间从触发器工作，但主触发器保持，所以从触发器的使能条件是CP的下降沿有效。不过请注意这种触发方式与下降沿触发方式的区别。 总之，主从RS触发器是在CP=1期间接收信息到主触发器，而在CP下降沿将主触发器的信息送到从触发器，其功能还是置1、置0和保持。从根本上克服了直接触发，进一步提高了抗干扰能力。图8.16为主从触发器的波形图，请注意它和下降沿JK触发器的差别。,图8-16 主从触发器的波形图,8.1.5 T触发器 一、电路组成及符号 T触发器可看成JK触发器在J = K条件下的特例。T触发器只有一个控制输入端T。图8.17（a）所示为一个电平T触发器的逻辑图，（b）为其逻辑符号。,（a）逻辑图 （b）逻辑符号 图8-17 电平T触发器,二、逻辑功能分析 CP=0时，触发器无法接收输入信号，保持原态。 CP=1时，触发器接收输入信号T，随输入信号T的不同具有如下功能： （1）当T=0时，触发器保持原状态，具有保持功能。 （2）当T=1时，输出Q和 的状态是对前一个输出的Q和 状态取反，即触发器处于翻转态，具有翻转功能。因为计数器计数时常利用触发器的翻转功能，因此也将触发器的翻转功能称为计数功
