《电工与电子技术 教学课件 ppt 作者 韩敬东 第7章》由会员分享，可在线阅读，更多相关《电工与电子技术 教学课件 ppt 作者 韩敬东 第7章（91页珍藏版）》请在金锄头文库上搜索。
1、,第七章 门电路与组合逻辑电路 71基本逻辑门电路 在数字电路中，门电路是最基本的逻辑单元，它的应用极为广泛。所谓“门”，就是一种开关，在一定条件下它能允许信号通过，条件不满足，信号就通不过。因此，门电路的输入与输出信号之间存在一定的逻辑关系，所以门电路又称为逻辑门电路。基本逻辑门电路有“与”门、“或”门和“非”门。 在数字逻辑系统中，门电路不是用有触点的开关，而是用二极管和晶体管等分立元件组成的，其中的二极管和三极管一般工作在开关状态，但常用的是各种集成门电路。门电路的输入和输出信号都是用电位（或叫电平）的高低来表示的，而电位的高低则用“1”和“0”两种状态来区别。若规定高电位为“1”，低电
2、位为“0”，则称为正逻辑。反之则称为负逻辑。当我们分析一个逻辑电路之前，首先要弄明白采用的是正逻辑还是负逻辑，否则将无法分析。 如果没有特殊注明，本教材以后采用的都是正逻辑。,7.1.1分立元件门电路 1、二极管“与”门电路 图7.1a所示的是二极管“与”门电路，A，B是它的两个输入端，Y是输出端。在采用正逻辑时，高电位（高电平）为“1”，低电位（低电平）为“0”。多少伏算高电平？多少伏算低电平呢？不同场合，规定也不同。此例为高于或等于+3V时表示高电平，用逻辑1表示；低于0.7V时表示低电平，用逻辑0表示。 电路的工作原理如下:当输入A与B全为“1”时，设二者电位均为3V，电源U正端经电阻R
3、向这两个输入端流通电流，两管都导通，输出端Y的电位比3V略高，因为二极管的正向压降有零点几伏（硅管约0.7V，锗管约为0.3V，此处一般为锗管）。比3V略高，仍属于“3V左右”这一范围，因此输出端Y为“1”，即其电位被箝制在3V左右。 当输入端不全为“1”时，而有一个或两个为“0”时，即电位在零伏附近，例如A端为“0”，因为“0”电位比“1”电位低，电源正端将经电阻R向处于“0”态的A端流通电流，VD1优先导通。这样，二极管VD 1导通后，输出端Y的电位比处于“0”态的A端高出零点几伏，但仍在零伏附近，因此Y端为“0”。二极管VD 2因承受反向电压而截止，把B端的高电位和输出端Y隔离开了。,只
4、有当输入端A与B全为“1” 时，输出端Y才为“1”，这合乎“与”门的要求。“与”逻辑关系可用下式表示： F=AB 二极管与门电路、符号及工作波形如图7.1所示，与门的逻辑状态表如表7.1所示。,2、二极管“或”门电路 图7.2a所示的是二极管“或”门电路。比较一下图7.1a和7.2a就可以看到，后者二极管的极性和前者接得相反，并采用了负电源，即电源的正端接“地”其负端经电阻R接二极管的阴极。 “或”门的输入端只有一个为“1”，输出就为“1”。例如只有A端为“1”（设其电位为3V），则A端的电位比B高。电流从A经VD1和R流向电源负端，VD1优先导通，Y端电位比A端略低（VD1正向压降约为0.3
5、V）。比3V低零点几伏，仍属于“3V左右”这个范围，所以此时输出端Y为“1”。Y端的电位比输入端A、B高，VD2因承受反向压而截止。VD2起隔离作用。 如果两个输入端都为“1”，当然，输出端Y也为“1”。只有当两个输入端全为“0”时，输出端Y才为“0”，此时两个二极管都导通。 “或”逻辑关系可用下式表示： Y=AB 二极管或门电路、符号及工作波形如图7.2所示，逻辑状态表如表7.2 所示。,（a）电路 (b) 逻辑符号 (c)工作波形 图7.2二极管或门,3、晶体管“非”门电路 图7.3所示为晶体管“非”门电路及其图形符号。晶体管“非”门电路不同于放大电路，管子的工作状态或从截止转为饱和，或从
6、饱和转为截止。“非”门电路只有一个输入端A。当A为“1”（设其电位为3V）时，晶体管饱和，其集电极，即输出端为“0”（其电位在零伏附近）；当A为“0”时，晶体管截止，输出端Y为“1”（其电位近似等于Ucc）。所以“非”门电路也称为反相器。加负电源Ubb是为了使晶体管可靠截止。 “非”门逻辑关系可用下式表示： 晶体管非门电路、符号如图7.3所示，逻辑状态表如表7.3 所示。,（a）电路 (b)符号 图7.3晶体管非门,上述三种是基本逻辑门电路，有时还可以把它们组合成其它功能的门电路，以丰富逻辑功能。常用的一种是“与非”门电路，即将二极管“与”门和晶体管“非”门组合而成，如图7.4a所示。“与非”
7、门的逻辑功能是；当输入端全为“1”时，输出为“0”；当输入端有一个或几个为“0”时，输出为“1”。简言之，即全“1”出“0”，有“0”出“1”。“与非”逻辑关系表示为： ，表7.4是“与非”门的逻辑状态表。,输出端与3V相联的二极管VD在晶体管截止时起箝位作用，保证此时输出端的电位约为3V多一些，使输出、输入的“1”电平一致。,7.1.2 TTL门电路 上面讨论的门电路都是由二极管、三极管组成的，它们称为分立元件门电路。下面将介绍的是一种集成门电路。集成电路与分立元件门相比，具有高可靠性和微型化等优点。 TTL集成逻辑门电路的输入和输出结构均采用半导体三极管，所以称晶体管晶体管逻辑门电路，简称
8、TTL电路。 1.TTL反相器 TTL电路的基本单元是反相器。 图7.5所示为TTL非门电路。当输入高电平时， uI=3.6V，VT1处于倒置工作状态，集电结正偏，发射结反偏，uB1=0.7V3=2.1V，VT2和VT4饱和，输出为低电平uO=0.3V。 当输入低电平时， uI=0.3V，VT1发射结导通，uB1=0.3V+0.7V=1V，VT2和VT4均截止，VT3和VD导通。输出高电平uO =VCC -UBE3-UD5V-0.7V-0.7V=3.6V,图7.5TTL非门电路,2.TTL与非门 图7.6是常用的TTL“与非”门电路。VT1是多发射极晶体管，可把它的集电结看成一个二极管，而把发
9、射结看成与前者背靠背的几个二极管，如图7.7所示。这样，VT1的作用和二极管“与”门的作用完全相似。下面来分析TTL门电路的工作原理以及它是如何实现“与非”逻辑功能的。,图7.6 TTL“与非”门电路,(1)输入端不全为“1”的情况 当输入端中有一个或几个为“0”（约为0.3V）时，则VT1基极与“0”态发射极间处于正向偏置。这时电源通过R1为VT1提供电流。VT1的基极电位约为0.30.7=1V，它不足以向VT2提供正向基极电流，所以VT2截止，以致VT4也截止，由于VT2截止，其集电极电位接近于Ucc，VT3和VD因而导通，所以输出端的电位为 因为IB3很小，可以忽略不计，电源电压Ucc=
10、5V，Von为二极管的正向导通电压，于是 即输出为“1”。 由于VT4截止，当接负载后，有电流从 Ucc经R4流向每个负载门，这种电流称为拉电流。,(2)输入端全为“1”的情况 当输入端全为“1”（约为3.6V）时，VT1的几个发射结都处于反向偏置，电源通过R1和VT1的集电结向VT2提供足够的基极电流，使VT2饱和，VT2的发射极电流在R3上产生的压降又为VT4提供足够的基极电流，使VT4也饱和，所以输出端的电位为 即输出为“0”。 VT2的集电极电位为 此即VT3的基极电位，所以VT3可以导通。VT3的发射极电位，此即VT4的基极电位，而VT3的基极电位也约为1V，因此VT3和VD截止。由
11、于VT3截止，当接负载后，VT4的集电极电流全部由外接负载门灌入，这种电流称为灌电流。,图7.8是常用集成与非门74LS00的引线图，由于它有四个与非门电路单元，每个单元有两个输入端，称之为四2输入与非门。一片集成电路内的各个逻辑门互相独立，可以单独使用，但共用一组电源。,3、TTL门电路的主要参数 TTL“与非”门有多种系列，参数很多，这里仅举出几个反映性能的主要参数，并对这些参数有一个数量概念，便于今后应用。 (1)输出高电平电压UOH和输出低电平电压UOL 首先分析TTL“与非”门的输出电压UO和输入电压UI之间的关系，即电压传输特性，如图7.9所示，它是通过实验得出的，即将某一输入端的
12、电压由零逐渐增大，而将其他输入端接在电源正极保持恒定高电位。当UI1.4V时，VT4由截止转为导通，或输出由高电平转为低电平，此时所对应的输入电压，称为阈值电压或门槛电压，用UT表示，在图7.9中 ，UT约为1.4V。 输出高电平电压UOH是对应于AB段的输出电压，输出低电平电压UOL是对应与DE段的输出电压，它是在额定负载下测出的。对通用的TTL“与非”门，UOH2.7V，UOL0.3V。,图7.9TTL“与非”门的电压传输特性,(2)噪声容限电压UNL和UNH 在保证输出高电平不低于额定值的90%的条件下所容许叠加在输入低电平电压上的最大噪音（或干扰）电压，称为低电平噪声容限电压，用UNL
13、表示。由图7.9可得:UNL=UOFFUIL 式中，UOFF是在上述保证条件下所容许的最大输入低电平电压，常称为关门电平。 在保证输出低电平电压的条件下所容许叠加在输入高电平电压上（极性和输入信号相反）的最大噪音电压，称为高电平噪声容限电压，用UNH表示.由图7.9可得:UNH=UIHUON 式中，UON是在上述保证条件下所容许的最小输入高电平电压，常称为开门电平。 上两式中的UIL和UIH是生产厂对某产品所规定的输入低电平电压和输入高电平电压。 设某TTL“与非”门的数据为UIH=2.7V，UIL=0.4V，UOFF=0.9V，UON=1.6V；则 UNL=0.90.4=0.5V ;UNH=
14、2.7.1.6=1.1V 噪声容限电压是用来说明门电路抗干扰能力的参数，其值大，则抗干扰能力强。,(3)扇山系数No 扇山系数是指一个“与非”门能带同类门的最大数目，它表示门电路带负载的能力。对TTL “与非”门，No 8 (4)平均传输延迟时间tpd 在“与非”门输入端加上一个脉冲电压，则输出电压将有一定的时间延迟，如图7.10所示。从输入脉冲上升沿的50%处起到输出脉冲下降沿的50%处的时间称为导通延迟时间tPHL；从输入脉冲下降沿的50%处到输出脉冲上升沿的50%处的时间称为截止延迟时间TpLH。TpHL与tPLH的平均值称为平均传输延迟时间tpd，此值愈小愈好。,图7.10表明延迟时间
15、的输入、输出电压的波形,(5)输入高电平电流IIH和输入低电平电流IIL 当某一输入端接高电平、其余输入端接低电平时，流入该输入端的电流称为输入高电平电流，也称输入漏电流；而当某一输入端接低电平、其余输入端接高电平时，从该输入端流出的电流称为输入低电平电流，也称输入短路电流。 今将CT74LS20和CT74LS00两种TTL“与非”门的主要参数列在下表7.5中。,7.1.3 MOS门电路 半导体集成门电路按其导电类型来分，可分为双极型和MOS型。双极型集成门电路就是由一般的双极型晶体管组成的集成电路，如上述的TTL门电路。而MOS型集成门电路则由绝缘栅场效应管（是一种单极型晶体管）组成。绝缘栅
16、场效应管也就是金属-氧化物-半导体（MOS）场效应管。 MOS场效应管集成电路虽然出现较晚，但由于具有制造工艺简单、集成度高、功耗低、抗干扰能力强等优点，所以发展很快，更便于向大规模集成电路发展。它的主要缺点是工作速度较低。 MOS场效应管有N沟道和P沟道两类，每一类又有增强型和耗尽型之分。在本节集成门电路中用的都是增强型场效应管。 1、NMOS“非”门电路 图7.11是NMOS“非”门电路。T1称为驱动管；T2的栅极与漏极相联，作为漏极负载电阻，故称为负载管。在集成电路中制作一个高阻值电阻比制作一个MOS管难得多，所以负载电阻都用MOS管代替。MOS管导通后的导通电阻与其跨导gm有关。跨导大的则其导通电阻小，一般为 100200uA/V；负载管T1的跨导较大，一般为510uA/V。因此，T2导通电阻远比T1的大。,当输入端A为“1”时，T1的栅-源电压Ugs大于它的开启电压，T1导通。由于T2的栅极与
