《电工学 教学课件 ppt 作者 常文平 第10章组合逻辑电路》由会员分享，可在线阅读，更多相关《电工学 教学课件 ppt 作者 常文平 第10章组合逻辑电路（69页珍藏版）》请在金锄头文库上搜索。
1、本章基本要求：,掌握十进制数和二进制数的表示及其相互转换。 了解八进制和十六进制 理解 BCD 码的含义，了解 8421BCD 码以及其他常用 BCD 码。 掌握基本逻辑运算。 了解常见集成TTL逻辑门电路的结构及参数。 掌握逻辑代数基本运算和定律，能够熟练进行相关运算和化简。 熟悉组合逻辑电路的分析和设计方法。,第10章 组合逻辑电路,第10章 组合逻辑电路,数字信号的特点：由于模拟信号具有连续性，在实际应用中较难于存储、分析和传输，在电子技术领域里，为了克服这些困难，常将模拟信号进行编码，将其转换为数字信号，数字逻辑电路具有抗干扰能力强、工作可靠性高、精度高，数字信息便于读数和长期保存等优
2、点。特别是由于数字电路更易于实现集成化，故其在数字电子计算机、数字通讯、数控技术、数字仪表等众多技术领域得到了广泛应用。,本章主要介绍门电路基本概念、集成TTL逻辑门电路 、逻辑代数 、组合逻辑电路的分析和设计及举例。,10.1门电路基本概念,10.1.1 数制 计数的方法 一、计数体制 数制是一种计数的方法，常用的计数体制有十进制、二进制、八进制、十六进制等。,数字逻辑电路研究输入与输出信号之间的逻辑关系，根据输入条件来判断事件发生的可能性。因输出只有两种可能的稳定状态，因此逻辑函数又称二状态函数。,(一) 十进制,(xxx)10 或 (xxx)D,例如(3176.54)10 或(3176.
3、54)D,数码：0、1、2、3、4、5、6、7、8、9,进位规律：逢十进一，借一当十,例如 0 + 1 = 1 1 + 1 = 10 11 + 1 = 100 10 1 = 1,(二) 二进制 (Binary),(xxx)2 或 (xxx)B,例如 (1011.11)2 或 (1011.11)B,数码：0、1,进位规律：逢二进一，借一当二,权：2i 基数：2 系数：0、1,将按权展开式按照十进制规律相加，即得对应十进制数。,(三) 八进制和十六进制,例如 (437.25)O = 482 + 381 + 780 + 28-1 + 58-2 = 256 + 24 + 7 + 0.25 + 0.07
4、8125 = (287.328125)10,例如(3BE.C4)H = 3162 + 11161 + 14160 + 1216-1 + 416-2 = 768 + 176 + 14 + 0.75 + 0.015625 = (958.765625)10,对同一个数的不同计数方法,(1) 不同数制间的关系,2.数制间的关系与转换,不同数制之间有关系吗？,1.500 1,整数 0.750 0,(2) 不同数制间的转换,1） 各种数制转换成十进制,2） 十进制转换为二进制,例 将十进制数 (26.375)10 转换成二进制数,26,6 1,3 0,1 1,0 1,2,(26 )10 = (11010
5、) 2,2,2,1.000 1,.375,2,2,2,2,0.375,2,一直除到商为 0 为止,余数 13 0,按权展开求和,整数和小数分别转换 整数部分：除 2 取余法 小数部分：乘 2 取整法,读数顺序,读数顺序,.011,每位八进制数用三位二进制数代替，再按原顺序排列。,八进制二进制,3） 二进制与八进制间的相互转换,二进制八进制,(11100101.11101011)2 = (345.726)8,(745.361)8 = (111100101.011110001)2,补0,(11100101.11101011)2 = ( ? )8,11100101.11101011,0,0,从小数点
6、开始，整数部分向左 (小数部分向右) 三位一组，最后不足三位的加 0 补足三位，再按顺序写出各组对应的八进制数 。,补0,11,100,101,111,010,11,一位十六进制数对应四位二进制数，因此二进制数四位为一组。,4. 二进制和十六进制间的相互转换,(10011111011.111011)2= (4FB.EC)16,(3BE5.97D)16 = (11101111100101.100101111101)2,补 0,(10011111011.111011)2 = ( ? )16,10011111011.111011,0,0,0,补 0,100,1111,1011,1110,11,例如
7、：用四位二进制数码表示十进制数 0 9 0000 0 0001 1 0010 2 0011 3 0100 4 0101 5 0110 6 0111 7 1000 8 1001 9,将若干个二进制数码 0 和 1 按一定规则排列起来表示某种特定含义的代码称为二进制代码，简称二进制码。,用数码的特定组合表示特定信息的过程称编码,10.1.2 码制,表10-2 常用的几种BCD码对照表,10.1.3基本逻辑运算,所谓逻辑，是指“条件”与“结果”的关系。在逻辑运算中，以输入信号反映“条件”，利用输出信号来反映“结果”，在这里不论条件还是结果，都只有两种取值，即0和1。 这里的0和1不对应具体的数值大小
8、，而表示两种对立的逻辑状态，如事件的真和假、信号的有和无、开关的闭合与断开等。这种只有两种取值的变量具有二值性，称为逻辑变量。 在逻辑运算中有与逻辑、或逻辑、非逻辑三种基本逻辑关系，相应的基本逻辑运算为与、或、非。,10.1.3基本逻辑运算,一、与运算 与运算也称逻辑乘，其逻辑表达式为 F=AB或F=AB 其意义为“只有当决定一件事情的所有条件都具备时，这件事情才可以实现”。 与运算真值表,若有 0 出 0；若全 1 出 1,与门 (AND gate),10.1.3基本逻辑运算,二、或运算 或运算也称逻辑加，其逻辑表达式为 F=A+B 其意义为“决定一件事情的所有条件只要有一条具备时，这件事情
9、就可以实现”。 或运算真值表,若有 1 出 1 若全 0 出 0,1,非门(NOT gate) 又称“反相器”,10.1.3基本逻辑运算,三、非运算 非运算是对一个逻辑变量的否定，逻辑表达式为 其意义为“当条件为真时，事件发生所出现的结果必然是与这种条件相反的结果。”。 非运算真值表,1,非门(NOT gate) 又称“反相器”,四、常用复合逻辑运算,由基本逻辑运算组合而成,若相异出 1 若相同出 0,若相同出 1 若相异出 0,注意：异或和同或互为反函数，即,逻辑符号对照,10.2 集成TTL逻辑门电路,常用的集成逻辑门电路有 晶体管-晶体管逻辑门电路，简称TTL门电路； 射极耦合逻辑门电路
10、，简称ECL门电路； 金属-氧化物-半导体互补对称逻辑门电路，简称CMOS门电路； 以及集成注入逻辑门电路（I2L）； NMOS门电路等。 集成门电路可以实现与、或、非、与非、或非等很多功能，本节只介绍TTL与非门电路。,10.2.1 TTL与非门电路,(一)典型 TTL 与非门电路,输出级由 V3、V4、 R4、R5和V5组成。其中 V3 和 V4 构成复合管，与 V5 构成推拉式输出结构，提高了负载能力。,除V4外，采用了抗饱和三极管，用以提高门电路工作速度。V4不会工作于饱和状态，因此用普通三极管。,中间级起倒相放大作用，V2 集电极 C2 和发射极 E2 同时输出两个逻辑电平相反的信号
11、，分别驱动 V3和 V5。 RB、RC 和 V6 构成有源泄放电路，用以减小 V5管开关时间，从而提高门电路工作速度。,输入级主要由多发射极管 V1 和基极电阻 R1 组成，用以实现输入变量 A、B、C 的与运算。 VD1 VD3 为输入钳位二极管，用以抑制输入端出现的负极性干扰。正常信号输入时，VD1 VD3不工作，当输入的负极性干扰电压大于二极管导通电压时，二极管导通，输入端负电压被钳在 -0.7 V上，这不但抑制了输入端的负极性干扰，对 V1 还有保护作用。,VD1 VD3 在正常信号输 入时不工作，因此下面的分 析中不予考虑。RB、RC 和 V6 所构成的有源泄放电路的 作用是提高开关
12、速度，它们 不影响与非门的逻辑功能， 因此下面的工作原理分析中 也不予考虑。,因为抗饱和三极管 V1的集电结导通电压为 0.4 V，而 V2、V5 发射结导通电压为 0.7 V，因此要使 V1 集电结和 V2、V5 发射结导通，必须 uB1 1.8 V。,0.3 V 3.6 V 3.6 V,输入端有一个或数个为 低电平时，输出高电平。,输入低电平端对应的发射结导通，uB1= 0.7 V + 0.3 V = 1 V,V1管其他发射结因反偏而截止。,1 V,这时 V2、V5 截止。,V2 截止使 V1 集电极等效电阻很大，使 IB1 IB1(sat) ，V1 深度饱和。,V2 截止使 uC2 VC
13、C = 5 V，,5 V,因此，输入有低电平时，输出为高电平。,(二)TTL 与非门的工作原理,综上所述,该电路实现了与非逻辑功能,即,3.6 V 3.6 V 3.6 V,因此，V1 发射结反偏而集电极正偏，称处于倒置放大状态。,1.8 V,这时 V2、V5 饱和。,uC2 = UCE2(sat) + uBE5 = 0.3 V + 0.7 V = 1 V,使 V3 导通，而 V4 截止。,1 V,uY = UCE5(sat) 0.3 V 输出为低电平,因此，输入均为高电平时，输出为低电平。,0.3 V,V4 截止使 V5 的等效集电极电阻很大，使 IB5 IB5(sat) ，因此 V5 深度饱
14、和。,倒置放大,TTL 电路输入端悬空时相当于输入高电平。,输入均为高电平时，输出低电平,VCC 经 R1 使 V1 集电结和 V2、V5 发射结导通，使uB1 = 1.8 V。,深,注意,2. TTL与非门的工作原理,（a） （b） 图10-5 两种与非门的外引线排列图,与非门的外引线排列图,图10-5是两种TTL与非门的外引线排列图。其中（a）为74LS00表示2输入端四与非门，（b）为74LS20表示4输入端双与非门，一片集成逻辑门电路内的各个逻辑门互相独立，可以单独使用，但所有的逻辑门共用电源和地。,10.2.2 TTL与非门的主要技术参数,1.输出高电平UOH和输出低电平UOL UO
15、H和UOL分别表示输出端的电平为高或者低，对于TTL与非门来说，其典型值分别为3.6V和0.3V。考虑到元件参数的差异及实际使用时的情况，一般规定输出高电平的下限值和输出低电平的上限值分别为2.7V和0.5V。 2.门槛电压UTH 门槛电压也称阈值电压，是输入电压使晶体管V5截止与导通的分界线，也是使输出端为高、低电平的分界线时的输入电压。,10.2.2 TTL与非门的主要技术参数,3.扇入和扇出系数N0 扇入系数定义为单个门的输入端的个数，扇出系数是指输出端最多能带同类门的个数，它反应了与非门的最大负载能力。 一般TTL与非门电路的扇出系数为810，而性能较好的门电路的扇出系数最高可达50。
16、 4.平均传输延迟时间tpd 平均传输延迟时间是一项动态指标，因为与非门输出端电压的动态波形相对于输入电压波形总有一定的延迟。 平均延迟时间一般为310ns，延迟时间越短则动作越迅速，电路性能越好。,10.2.3 三态输出“与非”门电路,输出端高电平、低电平、高阻状态。 所谓的高阻即该端没有输出信号。下图 是三态输出“与非”门电路及其图形符号，其中A、B为输入端，二极管D用来构成控制端E（也称“使能端”）。 当控制端为高电平时，该电路为 “与非”门电路，当控制端为低电平时，不论输入为何状态，输出端都开路而没有任何输出信号。,1. 电路、逻辑符号和工作原理,EN 即 Enable,2. 应用,(2)构成双向总线
