《机械电子工程原理 教学课件 ppt 作者 王孙安 等编著 Ch11 第十一章 嵌入式微处理器系统的设计》由会员分享，可在线阅读，更多相关《机械电子工程原理 教学课件 ppt 作者 王孙安 等编著 Ch11 第十一章 嵌入式微处理器系统的设计（100页珍藏版）》请在金锄头文库上搜索。
1、机械工业出版社,机械电子工程原理,第十一章 嵌入式微处理器系统的应用设计,2,计算机基本结构,任何一台电子计算机都具有输入、存储、运算、控制和输出五个基本单元。其中输入输出系统分别模拟了人的感受器和效应器的功能；存储器模拟了人的记忆功能；控制器和运算器模拟了判断和计算功能。,3,微型计算机的组成,在第四代大规模集成电路的计算机中，把台式计算机中的11片芯片压缩为中央处理单元(CPU)、读写存储器(RAM)和只读存储器(ROM)三片电路，CPU承担了控制器和运算器的功能。这三片电路必须通过接口电路与必要的输入输出设备结合在一起，才构成如图所示的一个完整的微型计算机系统，嵌入式微处理器系统也是如此
2、构成的。,4,11.1微处理器与内存及I/O接口电路的连接,在嵌入式微处理器系统中，微处理器总是通过数据总线、地址总线和控制总线与存储器及I/O接口电路相连的。 数据总线用来传送信息； 地址总线用于指定被传送信息的地址； 控制总线则用于区分所执行操作的性质和时刻，并且也用于传送中断、直接存储器访问(DMA)和其他控制信号。 几乎所有的存储器和I/O接口电路都与微处理器共用同一数据总线，因此微处理器必须依靠地址信号和相应的控制信号来区分与存储单元和I/O接口寄存器的信息交换。,5,I/O接口电路,I/O接口电路是CPU与外部设备之间的交换信息的必经之路。 各种I/O接口电路都要完成以下工作： 在
3、系统总线一侧，有几个寄存器负责数据缓冲、几种逻辑电路负责传输管理等； 在外设一侧，有各种电平转换电路和逻辑电路，负责电平转换、数据格式变换、联络和时序控制等工作。 按总体功能分类，接口电路可分为输入接口电路和输出接口电路；按外设的信息传送方式可分为并行接口和串行接口；按外设的信息类型可分为模拟量接口和数字量接口；还可分为不可编程的和可编程的。,6,存储器与I/O端口的编址方式,为了区分微处理器是与存储器交换信息还是与I/O接口寄存器交换信息，必须对存储器及I/O端口进行编址。 编址的方式有独立编址和统一编址两种。 存储器与I/O端口独立编址 ： 存储器与I/O端口独立编址是微型计算机系统常用的
4、编址方式，简称独立编址法。 这种编址方式将存储空间和I/O接口寄存器地址空间分开设置、互不影响。,7,8088 CPU在最小模式下独立编址的寻址信号,Intel 8086/8088可以访问64K（65536）个8位的I/O端口，这种处理器的指令系统中有专门访问8位端口的输入、输出指令。,8,8088 CPU在最大模式下独立编址的寻址信号,Intel 8086/8088两个相邻的8位端口可组成一个16位端口，这种处理器的指令系统中也有专门访问16位端口的输入、输出指令。,9,独立编址法的优点,可充分利用地址空间。 由于有访内指令和访外指令的区别，程序编制比较清晰。 执行输入/输出操作时，常常需要
5、安排一些“选通”、“就绪”等应答式控制信号。而访问存储器时不需要这些信号，故采用独立编址法容易安排这些应答联络信号，硬件设计比较方便。 通常I/O端口的地址信号只用A0A7（低8位）地址线，从而输入/输出指令执行时间较短，译码电路也较简单。,10,独立编址法的缺点,对I/O接口寄存器的数据处理能力不强，只能进行数据的输入输出，不能进行数据的运算。 CPU要设置两根信号线，如8088的IO/ （或8086的M/ ）信号，这增加了CPU的引脚数。,11,存储器与I/O端口统一编址,存储器与I/O端口统一编址简称为统一编址法，也称为存储器映像的输入输出法。 这种编址方法把所有I/O接口电路中的寄存器
6、当作存储单元对待，每一个接口寄存器都给予相应的16位地址。 这样，对外设进行输入输出操作就像对某一个存储单元进行读写操作一样，所不同的仅是地址号不同而已。采用统一编址法的计算机中，不必设置输入输出类指令。,12,统一编址的地址空间分配,统一编址时，在整个地址空间中划出一块连续的地址分配给I/O端口。 统一编址方式不需要用专门的输入、输出指令，所有读写内存的指令都可以用来读写I/O端口。 应当指出，统一编址的处理器无法对内存和I/O端口进行独立编址，但设置输入/输出类指令的微处理器却能按照统一编址法组成系统，这样就可以利用那些功能灵活方便的访内指令实现对I/O端口的读写操作。,13,统一编址的地
7、址空间分配,假如寻址空间是64KB，一种常用的统一编址法是用地址线最高位A15作为选择线，当A15=0时，以A0A14组成32KB的内存地址空间；当A15=1时，以A0A14组成32K的I/O接口寄存器地址空间，如图a)所示。 如果CPU可以访问1M字节的地址空间，分配给I/O端口的地址空间为64K（65536）个地址，安排在整个地址空间的高端，内存地址空间就只有960KB了，如图 b)所示。,14,8088统一编址方式下控制信号的连接,Intel 8086/8088微处理器可以在CPU外部用总线控制器和组合逻辑电路实现内存和I/O端口统一编址。,15,统一编址法的优缺点,优点： 用于访问存储
8、器的各种指令也可以用于输入/输出类操作，因而对I/O接口寄存器的数据处理能力强。 I/O接口部分可以和存储器部分共用译码及控制系统。 CPU无需产生区分访内操作及访外操作的控制信号。 缺点： 不能充分利用地址空间，若用A15作为选择线，则可用的存储单元地址空间减少了一半。 CPU与I/O接口寄存器交换数据的时间较长。,16,微处理器系统中的地址译码技术,微处理器系统中，存储器和I/O端口的编址方式确定以后，为了使CPU能和存储器中某一存储单元或I/O接口电路中某一寄存器准确地进行信息传送及处理，还必须对存储器及I/O接口寄存器进行准确的地址编号。 对存储单元和I/O接口寄存器进行确切的地址编码
9、，实质问题是如何灵活、有效地使用16条地址总线。 片内地址的连接较为简单，只要将片内的地址输入端直接和地址总线中的片内地址线一一相连即可；而片选地址线的连接就较为复杂，CPU地址与芯片片选端的连接方法通常有三种：线选法、译码选址法和复合选址法。,17,线选法,如果存储器芯片数目较少，地址线有富余，多余的地址线可作片选地址线。片选地址线不经译码，直接连接到存储器芯片的片选端 ，用于芯片（组）的选择，CPU的片选地址线中的每一条都可直接与芯片的片选信号端相连 用线选法进行芯片组连接十分方便、简单。但是要注意避免各芯片（组）的地址重叠。 此外，采用线选法进行芯片组连接时，还使芯片组之间内存地址号不连
10、续。这会给程序设计带来一定的麻烦。,18,线选法实例,三个芯片组：RAM0、RAM1和RAM2，它们的存储容量均为1KB8，需要10根地址线作片内地址选择。该系统中A0A9为芯片内地址线，连接至每一个芯片。其余的六根地址线A10A15都为片选地址线。,19,三个1K8芯片组的寻址范围,如果访内指令能保证任何时刻A10A15中仅有一个有效，就能唯一地选中一个芯片组，配合片内地址线的地址信号，就可访问到正确的内存单元 。,20,芯片（组）的地址重叠,在线选法连接实例的系统中，当CPU执行访内指令时，一旦CPU发出A100的信号，RAM0就被选中，而不管其它5根片选地址线的状态如何。 如果访内指令未
11、能保证任何时刻A10A15中仅有一个有效，其它片选线有效的芯片组也可能被选中，造成存储器芯片组地址相互之间的重叠。 为了保证每执行一条访问指令CPU只选中一个芯片组，三个存储器芯片组的寻址范围可如上页表中那样规定，若CPU要访问RAM0的存储单元，相应访内指令执行时应使A100而A11A121。,21,三个芯片组可能的地址域分布,22,译码选址法,译码选址法是将全部（或部分）地址线进行译码，译出全部或部分的片选信号。将全部片选信号译码的方法称为全译码法，16位地址线用全译码法可提供64KB的寻址能力。根据采用译码器件的不同，译码法又可分为三种。 （1） 随机逻辑译码法 （2）译码器译码法 （3
12、）多片选端译码法,23,随机逻辑译码法,随机逻辑是指用一些小规模TTL集成电路组成的逻辑电路。常用的TTL电路有与、或、与非、或非等门电路和反相器。 由于小规模TTL集成电路体积大、成本高，微处理器系统中几乎不采用随机逻辑电路进行片选地址信号的全译码。只有当系统中需用某一特定的地址编号时，采用此方法。,图中1KB8 RAM芯片组的寻址范围为CC00HCFFFH。,24,译码器译码法,这里所说的译码器是指中规模集成电路译码器。它能把m位二进制输入信号译码为n（n2m）个输出信号，故也称为m-n译码器。 微处理器系统中，常用的地址译码器有三种： 74LS138（或Intel 8205）三-八译码器
13、 74LS154 四-十六译码器 74LS139 双二-四译码器,25,多片选端译码法,带有多个片选端的存储器芯片在系统连接时极为方便。此时多个片选端既可以当作扩展芯片组容量的地址线用，也可以起到片选地址信号译码器的作用。,图中分别利用两个芯片的 端作为A8、 地址线，从而使2568B的RAM芯片组扩展为相当于5128B的RAM芯片组。,26,复合选址法,复合选址法多用于中、小型微处理器系统中，由于采用部分线选法，使地址号不连续，浪费了地址空间。 存储器芯片组的复合选址 这是将线选法和译码法相结合的一种选址方法。片选地址信号被分成两组，其中一组（通常为较低位）全译码后产生各种组合状态，每一种组
14、合状态作为一个片选信号，控制一个芯片组。另一组（通常为较高位）用作线选法，一根地址线选中一个芯片组，或者与低位片选地址信号产生的译码信号相配合选中几个芯片组。,27,存储器芯片组的复合选址实例,11个1KB8芯片组组成的内存储器连线如图示,28,十一个1K8芯片组复合选址的寻址范围,29,I/O接口片的复合选址,可以选中24个I/O接口片，其中16个是输入接口，8个是输出接口。,30,系统总线负载能力的考虑,微处理器系统中，任何信息都是由若干位逻辑“1”电平和逻辑“0”电平组合而成的。因而系统中每个器件都必须具有明确的输出电平，要么是逻辑“1”电平，要么是逻辑“0”电平。 8086/8088微
15、处理器是采用HMOS工艺制造的，通常逻辑“1”电平的电压范围为2.44.75V；逻辑“0”电平的电压范围为00.4V。 为使器件的输出电压保持在允许范围内，器件输出端的负载不能超过器件的负载能力。,31,TTL器件作负载,当某一输出端处于高电平时，负载电路最多只能从该输出端拉出250A的电流。大于此电流值时，最低的输出高电平2.4V将不能保持。 当某一输出端处于低电平时，负载电路只能向该输出端灌入1.8mA的电流。大于此电流值时，最高的输出低电平0.4V将不能保持。 可知8086/8088 CPU的每一个输出端只能驱动一个典型的TTL门电路负载。,32,MOS器件作负载,MOS器件的输入阻抗极
16、高，通常大于1M，所以直流负载电流非常小，通常小于10A。因此，若仅从直流稳态特性考虑，8086/8088 CPU的一个输出端至少可以驱动25个MOS器件。 然而情况并非如此简单，一般情况下，MOS器件输入电容相对较大，约为5pF。25个MOS器件输入端并联，负载电容达125pF。这样大的容性负载主要对CPU输出波形的跳变沿起作用。负载电容越大，跳变沿越缓，延迟越大。对8086/8088 CPU的输出端而言，负载电容每增加50pF，延迟时间将增大10ns。 极限情况下，数据总线共可以带200pF的容性负载，而控制总线和地址总线则只可以带100pf的容性负载。,33,8KB8存储容量的各种组成情况,存储器的单片容量愈大，结构愈宽，系统总线的负载数愈少，但芯片的价格却愈贵。为此，应根据具体情况全面考虑，选用合适的存储器芯片。,34,11.2 微处理器与数字式外部设备的接口,键盘的接口 键盘是通过按键开关向微处理器输送数字、字母和符号代码的。一个较简易的键盘也需要有十几个键，较复杂的键盘有64个或更多
