数字电子技术试卷~试题~内容答案汇总

上传人:不*** 文档编号:89202121 上传时间:2019-05-21 格式:DOC 页数:68 大小:11.52MB
返回 下载 相关 举报
数字电子技术试卷~试题~内容答案汇总_第1页
第1页 / 共68页
数字电子技术试卷~试题~内容答案汇总_第2页
第2页 / 共68页
数字电子技术试卷~试题~内容答案汇总_第3页
第3页 / 共68页
数字电子技术试卷~试题~内容答案汇总_第4页
第4页 / 共68页
数字电子技术试卷~试题~内容答案汇总_第5页
第5页 / 共68页
点击查看更多>>
资源描述

《数字电子技术试卷~试题~内容答案汇总》由会员分享,可在线阅读,更多相关《数字电子技术试卷~试题~内容答案汇总(68页珍藏版)》请在金锄头文库上搜索。

1、.数字电子技术基础试卷试题答案汇总一、 填空题(每空1分,共20分)1、逻辑代数中3种基本运算是(与运算、或运算、非运算)2、逻辑代数中三个基本运算规则 (代入规则、反演规则、对偶规则)3、逻辑函数的化简有 公式法 , 卡诺图 两种方法。4、A+B+C= ABC 。5、TTL与非门的uIUOFF时,与非门 关闭 ,输出 高电平 ,uIUON时,与非门 导通 ,输出 低电平 。6、组合逻辑电路没有 记忆 功能。7、竞争冒险的判断方法 代数方法 , 卡诺图法 。8、触发器它2 稳态,主从RS触发器的特性方程Q=S+RQ SR=0 ,主从JK触发器的特性方Q=JQ+KQ ,D触发器的特性方程 Q=D

2、 。二、 选择题(每题1分,共10分)1、相同为“0”不同为“1”它的逻辑关系是 ( C )A、或逻辑 B、与逻辑 C、异或逻辑2、Y (A,B,C,)=m(0,1,2,3)逻辑函数的化简式 ( C )A、Y=AB+BC+ABC B、Y=A+B C、Y= (A)3、 A、Y= B、Y处于悬浮状态 C、Y=4、下列图中的逻辑关系正确的是 ( A )A.Y= B.Y= C.Y=5、下列说法正确的是 ( A )A、主从JK触发器没有空翻现象 B、JK之间有约束 C、主从JK触发器的特性方程是CP上升沿有效。6、下列说法正确的是 ( C )A、同步触发器没有空翻现象 B、同步触发器能用于组成计数器、移

3、位寄存器。 C、同步触发器不能用于组成计数器、移位寄存器。7、下列说法是正确的是 ( A )A、异步计数器的计数脉冲只加到部分触发器上 B、异步计数器的计数脉冲同时加到所有触发器上 C、异步计数器不需要计数脉冲的控制8、下列说法是正确的是 ( A )A、施密特触发器的回差电压U=UT+-UT- B、施密特触发器的回差电压越大,电路的抗干扰能力越弱 C、施密特触发器的回差电压越小,电路的抗干扰能力越强 9、下列说法正确的是 ( C )A、多谐振荡器有两个稳态 B、多谐振荡器有一个稳态和一个暂稳态C、多谐振荡器有两个暂稳态10、下列说法正确的是 ( A )A、 555定时器在工作时清零端应接高电平

4、 B、555定时器在工作时清零端应接低电平C、555定时器没有清零端三、 判断题(每题1分,共10分)1、A+AB=A+B ( 错 )2、当输入9个信号时,需要3位的二进制代码输出。 ( 错 )3、单稳态触发器它有一个稳态和一个暂稳态。 ( 对 )4、施密特触发器有两个稳态。 ( 对 )5、多谐振荡器有两个稳态。 ( 错 )6、D/A转换器是将模拟量转换成数字量。 ( 错 )7、A/D转换器是将数字量转换成模拟量。 ( 错 )8、主从JK触发器在CP=1期间,存在一次性变化。 ( 对 )9、主从RS触发器在CP=1期间,R、S之间不存在约束。 ( 错 )10、所有的触发器都存在空翻现象。 (

5、错 )四、 化简逻辑函数(每题5分,共10分)1、2、Y(A,B,C,)=m(0,1,2,3,4,6,8,9,10,11,14)五、 画波形图 (每题5分,共10分)1、 2、六、 设计题(每题10分,共20分)1、某车间有A、B、C、D四台发电机,今要求(1)A必须开机(2)其他三台电动机中至少有两台开机,如不满足上述要求,则指示灯熄灭。试用与非门完成此电路。2、试用CT74LS160的异步清零功能构成24进制的计数器。七、 数制转换(10分)(156)10=(10011100)2=( 234 )8=(9C )16(111000.11)2=( 58.75 )10=( 70.6 )8八、 分析

6、题(10分)由555定时器组成的多谐振荡器。已知VDD=12V、C=0.1F、R1=15K、R2=22K。试求:(1) 多谐振荡器的振荡频率。(2) 画出的uc和uo波形。 一、填空题1、与运算、或运算、非运算。2、代入规则、反演规则、对偶规则。3、公式法、卡诺图法。4、= 5、关闭、高电平、开通、低电平。6、记忆7、代数方法、卡诺图法。8、两个稳态、 Qn+1=S+RQn RS=0 (约束条件) (CP下降沿) (CP下降沿)Qn+1=D (CP上升沿)二、选择题1、C 2、C 3、A 4、A 5、A 6、C 7、A 8、A 9、C 10、A 三、判断题1、 2、 3、 4、 5、 6、 7

7、、 8、 9、 10、 四、化简逻辑函数1、2、五、画波形图 1、 2、六、设计题1、 2、七、数制转换(156)10=(10011100)2=(234)8=(9C)16(111000.11)2=(56.75)10=( 70.6)8八、分析题 T=0.7(R1+2R2)C=0.7(15+222)0.1=4.13 s数字电子技术试卷姓名:_ _ 班级:_ 考号:_ 成绩:_本试卷共 6 页,满分100 分;考试时间:90 分钟;考试方式:闭卷题 号一二三四(1)四(2)四(3)四(4)总 分得 分一、填空题(每空1分,共20分)1.有一数码10010011,作为自然二进制数时,它相当于十进制数(

8、 147 ),作为8421BCD码时,它相当于十进制数( )。2.三态门电路的输出有高电平、低电平和( 高阻态)3种状态。3TTL与非门多余的输入端应接(高电平或悬空 )。 4TTL集成JK触发器正常工作时,其和端应接( 高 )电平。5. 已知某函数,该函数的反函数=( )。 6. 如果对键盘上108个符号进行二进制编码,则至少要( 7 )位二进制数码。7. 典型的TTL与非门电路使用的电路为电源电压为( 5 )V,其输出高电平为( 3.6 )V,输出低电平为( 0.35 )V, CMOS电路的电源电压为( 318 ) V 。874LS138是3线8线译码器,译码为输出低电平有效,若输入为A2

9、A1A0=110时,输出 应为( 10111111 )。9将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM。该ROM有( 11 )根地址线,有( 16 )根数据读出线。10. 两片中规模集成电路10进制计数器串联后,最大计数容量为( 100 )位。11. 下图所示电路中, Y1ABY1Y2Y3( AB );Y2 ( AB+AB );Y3 ( AB )。12. 某计数器的输出波形如图1所示,该计数器是( 5 )进制计数器。13驱动共阳极七段数码管的译码器的输出电平为( 低 )有效。二、单项选择题(本大题共15小题,每小题2分,共30分)(在每小题列出的四个备选项中只有一

10、个是最符合题目要求的,请将其代码填写在题后的括号内。错选、多选或未选均无分。)1.函数F(A,B,C)=AB+BC+AC的最小项表达式为( A ) 。AF(A,B,C)=m(0,2,4) B. (A,B,C)=m(3,5,6,7)CF(A,B,C)=m(0,2,3,4) D. F(A,B,C)=m(2,4,6,7)28线3线优先编码器的输入为I0I7 ,当优先级别最高的I7有效时,其输出的值是( C )。A111 B. 010 C. 000 D. 1013十六路数据选择器的地址输入(选择控制)端有( C )个。 A16 B.2 C.4 D.84. 有一个左移移位寄存器,当预先置入1011后,其

11、串行输入固定接0,在4个移位脉冲CP作用下,四位数据的移位过程是( A )。 A. 1011-0110-1100-1000-0000 B. 1011-0101-0010-0001-0000 C. 1011-1100-1101-1110-1111 D. 1011-1010-1001-1000-01115已知74LS138译码器的输入三个使能端(E1=1, E2A = E2B=0)时,地址码A2A1A0=011,则输出 Y7 Y0是( C ) 。 A. 11111101 B. 10111111 C. 11110111 D. 111111116. 一只四输入端或非门,使其输出为1的输入变量取值组合有( A )种。A15B8 C7D17. 随机存取存储器具有( A )功能。A.读/写 B.无读/写 C.只读 D.只写8N个触发器可以构成最大计数长度(进制数

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 资格认证/考试 > 其它考试类文档

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号