《电工电子技术与技能 教学课件 ppt 作者 温风燕 课题十-1》由会员分享，可在线阅读，更多相关《电工电子技术与技能 教学课件 ppt 作者 温风燕 课题十-1（20页珍藏版）》请在金锄头文库上搜索。
1、电工电子技术与技能,温风燕 主编,任务一 认识触发器电路 一、基本RS触发器 二、同步RS触发器 三、JK触发器 四、D触发器 五、集成触发器使用常识 任务二 分析时序逻辑电路 一、计数器 二、寄存器,课题十 四人抢答器的组装与调试,任务三 认识脉冲信号的产生与变换电路 一、单稳态触发器 二、施密特触发器 三、多谐振荡器,图10-1 四人抢答器框图,四人抢答器的组装与调试,图10-2 四人抢答器实际电路,1.电路结构及符号,图10-3 基本RS触发器,一、基本RS触发器,任务一 认识触发器电路,基本RS触发器的逻辑符号如图10-3b所示，图中R和S端的小圆圈“”表示低电平有效。,2.逻辑功能分
2、析,1) =1、 =1，触发器保持原状态不变。 2) =0、 =1，触发器被置为1态。 3) =1、 =0，触发器被置为0态。 4) =0、 =0，触发器状态不确定。,2.逻辑功能分析,表10-1 基本RS触发器逻辑功能,由与非门组成的基本RS触发器逻辑功能见表10-1。,由图10-3可以看出，基本RS触发器的输入信号送给与非门G1、G2，触发器的输出也直接从G1、G2引出。在任何时候，只要输入信号S或R出现低电平，基本RS触发器的状态立即根据此时的输入信号来改变自己的状态，而不会受到其他信号的限制。,二、同步RS触发器,1.电路结构及符号 2.逻辑功能分析 3.触发方式及特点,1.电路结构及
3、符号,图10-4 同步RS触发器电路结构及逻辑符号,在基本RS触发器的基础上，加入控制门即可构成时钟脉冲触发器，如图10-4a所示。G1、G2门组成基本RS触发器，G3、G4构成控制门，在时钟脉冲CP控制下，将输入端R、S的信号传送到基本RS触发器。RD、SD不受时钟脉冲控制，可以将触发器的输出直接置0或置1，所以RD称为异步置0端，SD称为异步置1端。图10-4b所示为其逻辑符号。,2.逻辑功能分析,1)当CP=0时，即时钟脉冲未到，控制门G3、G4被封锁，基本RS触发器的两个输入端均为1，输出状态保持不变。输入信号R、S的变化对电路状态没有影响。 2)当CP=1时，即时钟脉冲加到控制门G3
4、、G4的输入端，R、S经过G3、G4到达基本RS触发器。此时输入信号对电路的控制作用同基本RS触发器，其逻辑功能与基本RS触发器相同。表10-2为同步RS触发器功能表。,表10-2 同步RS触发器功能表,3.触发方式及特点,图10-5 同步RS触发器输入信号的波形,三、JK触发器,1.电路结构及逻辑符号 2.逻辑功能分析,1.电路结构及逻辑符号,图10-6 JK触发器的电路结构及逻辑符号,图10-6所示为JK触发器的电路结构及逻辑符号，图中RD和SD是直接置0端和直接置1端，可用负脉冲对触发器直接置0或直接置1。J与K是控制输入端，触发器在CP下降沿时是否翻转由J与K控制。CP端有“”表示触发
5、器采用下降沿触发，(没有“”表示采用的是上升沿触发)。CP端的符号“”表示采用的是边沿触发。,2.逻辑功能分析,(1)J=0、K=0，Qn+1=Qn 这时主触发器被封锁，CP脉冲到来后，触发器的状态并不翻转，也就是Qn+1=Qn，触发器保持原态不变。 (2)J=1、K=0，Qn+1=1 在CP脉冲到来后，J=1、K=0，主触发器处于Q1=1、1=0的状态；此时从触发器被封锁，输出状态不变。CP的下降沿到来后，将主触发器的Q1、Q1传送到从触发器,从触发器被置1态。 (3)J=0、K=1，Qn+1=0 在CP脉冲到来时,J=0、K=1，主触发器处于Q1=0、1=1的状态；此时从触发器被封锁，输出
6、状态不变。CP的下降沿到来后，将主触发器的Q1、Q1传送到从触发器，从触发器被置0态。,2.逻辑功能分析,(4)J=1、K=1，Qn+1=n 在CP脉冲到来时，J=1、K=1，主触发器接收F、F端的信号，F=Q、F=，主触发器被置为与从触发器相反的状态。在CP的下降沿时刻，从触发器随主触发器变化。也就是当CP脉冲下降沿到来时，触发器状态发生翻转，每来一个CP脉冲，触发器状态就翻转一次。 根据以上分析，JK触发器功能表见表103。,表10-3 JK触发器功能表,四、D触发器,1.电路结构及逻辑符号 2.逻辑功能分析,1.电路结构及逻辑符号,图10-8 D触发器的电路结构及逻辑符号,D触发器可以由
7、JK触发器演变而来，图10-8所示为D触发器的电路结构及逻辑符号。从图中可知，JK触发器的K端串联一个非门后再与J端相连，作为输入端D，即构成D触发器。,2.逻辑功能分析,表10-4 D触发器逻辑功能表,当D=1时，J=1、K=0,时钟脉冲CP加入后，Q端置1，与输入端D状态一致。 当D=0时，J=0、K=1,时钟脉冲CP加入后，Q端复0，也与输入端D状态一致，即Qn+1=D。 综上分析可得D触发器逻辑功能表见表10-4。,五、集成触发器使用常识,图10-10 常用集成电路的外形及引脚排列,对于直插式与偏平或封装的集成电路，将印有器件型号的面朝上，缺口、色点等标记放在左边，标记左下脚为第1脚，然后沿逆时针方向依次编号即可，图10-10所示。,
