《数字逻辑电路测试与设计电子教案 第十七讲（4课时）数字钟设计（五）》由会员分享，可在线阅读，更多相关《数字逻辑电路测试与设计电子教案 第十七讲（4课时）数字钟设计（五）（8页珍藏版）》请在金锄头文库上搜索。
数字逻辑电路 测试与设计,第十七讲 4课时,四、数字钟的设计与制作,四、数字钟的设计与制作,P4M2 用VHDL语言设计功能模块,六十进制计数器,四、数字钟的设计与制作,P4M2 用VHDL语言设计功能模块,二十四进制计数器,四、数字钟的设计与制作,P4M2 用VHDL语言设计功能模块,）编码器的实现 ）普通译码器的实现 ）显示译码器的实现 ）码制转换器的实现 ）分频器的实现 ）计数器的实现 ）移位寄存器的实现,四、数字钟的设计与制作,P4M2 用VHDL语言设计功能模块,读程序,四、数字钟的设计与制作,作业: 1. P210 设计题3，9。 2.试用VHDL语言设计二十四进制计数器，并将验证正确 的程序下载到实验板中。 作业以电子档形式提交.,四、数字钟的设计与制作,P4M2 用VHDL语言设计功能模块,The End,
