计算机组成原理_第4章作业

上传人:suns****4568 文档编号:88911312 上传时间:2019-05-13 格式:PDF 页数:10 大小:1.55MB
返回 下载 相关 举报
计算机组成原理_第4章作业_第1页
第1页 / 共10页
计算机组成原理_第4章作业_第2页
第2页 / 共10页
计算机组成原理_第4章作业_第3页
第3页 / 共10页
计算机组成原理_第4章作业_第4页
第4页 / 共10页
计算机组成原理_第4章作业_第5页
第5页 / 共10页
点击查看更多>>
资源描述

《计算机组成原理_第4章作业》由会员分享,可在线阅读,更多相关《计算机组成原理_第4章作业(10页珍藏版)》请在金锄头文库上搜索。

1、计算机组成原理计算机组成原理作业(作业(第四章第四章) 4.1 4.1 解释概念:主存、辅存、解释概念:主存、辅存、CacheCache、RAMRAM、SRAMSRAM、DRAMDRAM、ROMROM、PROMPROM、EPROMEPROM、EEPROMEEPROM、CDROMCDROM、 Flash MemoryFlash Memory。 主存主存,Memory,也称内存,其作用是用于暂时存放 CPU 中的运算数据,以及与硬盘等外部存 储器交换的数据。 辅存辅存,外部存储器,存储容量大、成本低、存取速度慢,可以永久地脱机保存信息。 CacheCache, 高速缓冲存储器, 介于 CPU 和主

2、存之间, 用于解决 CPU 和主存之间速度不匹配问题。 RAMRAM,Random Access Memory,随机存取存储器,主要用作计算机中的主存。 SRAMSRAM,Static RAM,静态半导体随机存取存储器,具有静止存取功能的内存,不需要刷新电 路即能保存它内部存储的数据。 DRAMDRAM, Dynamic RAM, 动态半导体随机存取存储器,具有动态存取功能的内存, 每隔一段时间, 要刷新充电一次,否则内部的数据即会消失。 ROMROM,Read Only Memory,只读存储器,指只能从该设备中读取数据而不能往里面写数据的 存储器。 PROMPROM,Programmabl

3、e ROM,可编程只读存储器,由用户根据需要,进行一次性写入操作。 EPROMEPROM,Erasable Programmable ROM,紫外线擦写可编程只读存储器,可进行重复擦除和写 入操作,解决了 PROM 芯片只能写入一次的弊端。 EEPROMEEPROM,Electrically Erasable Programmable ROM,电擦写可编程只读存储器,一种断电 后数据不丢失的存储芯片。 CDCD- -ROMROM,Compact Disc ROM,只读型光盘,这种光碟只能写入数据一次,信息将永久保存在 光碟上,使用时通过光碟驱动器读出信息。 Flash MemoryFlash

4、Memory,闪速存储器,一种长寿命的,在断电情况下存储数据不丢失的,运行速度较 快的存储器,是 EEPROM 的一个变种。 4.34.3(1 1)存储器的层次结构主要体现在什么地方?()存储器的层次结构主要体现在什么地方?(2 2)为什么要分这些层次?()为什么要分这些层次?(3 3)计算)计算 机如何管理这些层次?机如何管理这些层次? (1)存储器的层次结构主要体现在 Cache主存和主存辅存这两个层次上: Cache主存层次在存储系统中主要对 CPU 访存起加速作用。CPU 访存速度加快,接近 于 Cache 的速度,而其寻址空间和位价却接近于主存。 主存辅存层次在存储系统中主要起扩容作

5、用。 即从程序员的角度看, 他所使用的存储 器其容量和位价接近于辅存,而速度接近于主存。 (2)综合上述两个存储层次的作用,整个存储系统就达到了速度快、容量大、价位低的性 能效果。 (3) 主存与 Cache 之间的信息调度功能全部由硬件自动完成,而主存与辅存层次的调度目前 广泛采用虚拟存储技术实现, 即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器; 当程序运行时, 再由软、 硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。 因此, 在这两个层次上的调度操作,对于程序员来说都是看不见的。 4.5 4.5 什么是存储器的带宽?若存储器的数据总线宽度为什么是存储器的带宽?若存储器的数

6、据总线宽度为 3232 位,存取周期为位,存取周期为 200ns200ns,则存储,则存储 器的带宽是多少?器的带宽是多少? 存储器的带宽,指单位时间内从存储器进出信息的最大数量。 带宽 = 32 位/(1/200ns) = 160M 位/秒 = 20M 字节/秒 = 20MB/s = 5M 字/秒 4.6 4.6 某机字长为某机字长为 3232 位,其存储容量是位,其存储容量是 64KB64KB,按字编址它的寻址范围是多少?若主存以字节,按字编址它的寻址范围是多少?若主存以字节 编编址,试画出主存字地址和字节地址的分配情况。址,试画出主存字地址和字节地址的分配情况。 4.7 4.7 一个容量

7、为一个容量为 16K16K* *3232 位的存储器,其地址线和数据线的总和是多少?当选用下列不同规位的存储器,其地址线和数据线的总和是多少?当选用下列不同规 格的存储芯片时,各需要多少片?格的存储芯片时,各需要多少片? 1K*41K*4 位,位,2K*82K*8 位,位,4K*44K*4 位,位,16K*116K*1 位,位,4K*84K*8 位,位,8K*88K*8 位位 4.14.14 4 某某 8 8 位微型机地址码为位微型机地址码为 1818 位,若使用位,若使用 4K4K* *4 4 位的位的 RAMRAM 芯片组成模块板结构的存储器,芯片组成模块板结构的存储器, 试问:试问: (

8、1 1)该机所允许的最大主存空间是多少?)该机所允许的最大主存空间是多少? (2 2)若每个模块板为)若每个模块板为 32K32K* *8 8 位,共需几个模块板?位,共需几个模块板? (3 3)每个模块板内共有几片)每个模块板内共有几片 RAMRAM 芯片?芯片? (4 4)共有多少片)共有多少片 RAMRAM? (5 5)CPUCPU 如何选择各模块板?如何选择各模块板? 4.14.15 5 设设 CPUCPU 共有共有 1616 根地址线,根地址线,8 8 根数据线,并用根数据线,并用- -MREQMREQ(低电平有效)作访存控制信号,(低电平有效)作访存控制信号, R/R/- -W W

9、 作读写命令信号(高电平为读,低电评为写) 。 现有下列存储芯片:作读写命令信号(高电平为读,低电评为写) 。 现有下列存储芯片:ROMROM(2K2K* *8 8 位,位,4K4K* *4 4 位,位,8K8K* *8 8 位) ,位) ,RAMRAM(1K1K* *4 4 位,位,2K2K* *8 8 位,位,4K4K* *8 8 位) ,及位) ,及 7413874138 译码器和其他门电路(门电路译码器和其他门电路(门电路 自定) 。试从上述规格中选用合适芯片,画出自定) 。试从上述规格中选用合适芯片,画出 CPUCPU 和存储芯片的连接图。要求:和存储芯片的连接图。要求: (1 1)

10、最小)最小 4K4K 地址为系统程序区,地址为系统程序区,4 4096096- -1638316383 地址范围为用户程序区;地址范围为用户程序区; (2 2)指出选用的存储芯片类型及数量;)指出选用的存储芯片类型及数量; (3 3)详细画出片选逻辑。)详细画出片选逻辑。 4.14.16 6 CPUCPU 假设同上题,现有假设同上题,现有 8 8 片片 8K8K* *8 8 位的位的 RAMRAM 芯片与芯片与 CPUCPU 相连,试回答:相连,试回答: (1 1)用)用 7413874138 译码器画出译码器画出 CPUCPU 与存储芯片的连接图;与存储芯片的连接图; (2 2)写出每片)写

11、出每片 RAMRAM 的地址范围;的地址范围; (3 3)如果运行时发现不论往哪片)如果运行时发现不论往哪片 RAMRAM 写入数据后,以写入数据后,以 A000HA000H 为起始地址的存储芯片都有与为起始地址的存储芯片都有与 其相同的数据,分析故障原因。其相同的数据,分析故障原因。 (4 4)根据()根据(1 1)的连接图,若出现地址线)的连接图,若出现地址线 A13A13 与与 CPUCPU 断线,并搭接到高电平上,将出现什断线,并搭接到高电平上,将出现什 么后果?么后果? 4.284.28 设主存容量为设主存容量为 256K256K 字,字,CacheCache 容量为容量为 2K2K

12、 字,块长为字,块长为 4 4。 (1 1)设计)设计 CacheCache 地址格式,地址格式,CacheCache 中可装入多少块数据?中可装入多少块数据? (2 2)在直接映射方式下,设计主存地址格式。)在直接映射方式下,设计主存地址格式。 (3 3)在四路组相联映射方式下,设计主存地址格式。)在四路组相联映射方式下,设计主存地址格式。 (4 4)在全相联映射方式下,设计主存地址格式。)在全相联映射方式下,设计主存地址格式。 (5 5) 若存储字长为) 若存储字长为 3232 位, 存储器按字节寻址, 写出上述三种映射方式下主存的地址格式。位, 存储器按字节寻址, 写出上述三种映射方式下

13、主存的地址格式。 4.29 4.29 假设假设 CPUCPU 执行某段程序时共访问执行某段程序时共访问 CacheCache 命中命中 48004800 次,访问主存次,访问主存 200200 次,已知次,已知 CacheCache 的存取周期为的存取周期为 30ns30ns,主存的存取周期为,主存的存取周期为 150ns150ns,求,求 CacheCache 的命中率以及的命中率以及 CacheCache- -主存系统的主存系统的 平均访问时间和效率,试问该系统的性能提高了多少倍?平均访问时间和效率,试问该系统的性能提高了多少倍? 4.314.31 设主存容量为设主存容量为 1MB1MB,

14、采用直接映射方式的,采用直接映射方式的 CacheCache 容量为容量为 16KB16KB,块长为,块长为 4 4,每字,每字 3232 位。位。 试问主存地址为试问主存地址为 ABCDEHABCDEH 的存储单元在的存储单元在 CacheCache 中的什么位置?中的什么位置? 4 4.32.32 设某机主存容量为设某机主存容量为 4MB4MB,CacheCache 容量为容量为 16KB16KB,每字块有,每字块有 8 8 个字,每字个字,每字 3232 位,设计一个位,设计一个 四路组相联映射(即四路组相联映射(即 CacheCache 每组内共有每组内共有 4 4 个字块)的个字块)

15、的 CacheCache 组织。组织。 (1 1)画出主存地址字段中各段的位数。)画出主存地址字段中各段的位数。 (2 2)设)设 CacheCache 的初态为空,的初态为空,CPUCPU 依次从主存第依次从主存第 0 0,1 1,2 2,8989 号单元读出号单元读出 9090 个字(主存个字(主存 一次读出一个字) ,并重复按此次序读一次读出一个字) ,并重复按此次序读 8 8 次,问命中率是多少?次,问命中率是多少? (3 3)若)若 CacheCache 的速度是主存的的速度是主存的 6 6 倍,试问有倍,试问有 CacheCache 和无和无 CacheCache 相比,速度约提高多少倍?相比,速度约提高多少倍?

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 高等教育 > 其它相关文档

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号