计算机组成原理幻灯片-cpu

上传人:F****n 文档编号:88180138 上传时间:2019-04-20 格式:PPT 页数:168 大小:3.43MB
返回 下载 相关 举报
计算机组成原理幻灯片-cpu_第1页
第1页 / 共168页
计算机组成原理幻灯片-cpu_第2页
第2页 / 共168页
计算机组成原理幻灯片-cpu_第3页
第3页 / 共168页
计算机组成原理幻灯片-cpu_第4页
第4页 / 共168页
计算机组成原理幻灯片-cpu_第5页
第5页 / 共168页
点击查看更多>>
资源描述

《计算机组成原理幻灯片-cpu》由会员分享,可在线阅读,更多相关《计算机组成原理幻灯片-cpu(168页珍藏版)》请在金锄头文库上搜索。

1、第5章 中央处理器,计算机组成原理,计算机组成原理 Slide 2,本章主要内容,CPU的功能和组成 控制器控制原理 指令周期() 时序产生器和控制方式 硬布线控制器 微程序控制器() 流水线处理器,计算机组成原理 Slide 3,5.1 CPU的功能和组成,CPU的功能 CPU的组成 CPU中的主要寄存器 操作控制器 时序产生器,计算机组成原理 Slide 4,CPU的基本功能,取出指令并执行指令的部件CPU CPU( Central Processing Unit) 数据加工:算术/逻辑运算;(ALU ) 指令控制:指令执行的顺序控制;(PC,JMP) 操作控制: 产生各种操作信号;(微操

2、作信号 ) 时间控制: 控制操作信号的发生时间;(时序信号发生器 ) 包括控制器(CU)和运算器(ALU),计算机组成原理 Slide 5,CPU的组成,运算器 算术运算/逻辑运算 控制器:指挥计算机各部件按指令要求进行操作的部件 控制取出、解释和执行指令 从内存中取指,并提供下一条指令地址 对指令进行译码/测试,产生相应的操作控制信号 产生执行部件的运行所需要的控制信号 指挥并控制CPU,内存和I/O设备之间的数据传送 存储器与控制器之间的信息流动指令流; 存储器与运算器之间的信息流动数据流。 中断控制对异常情况和外部请求的处理,计算机组成原理 Slide 6,典型计算机主机框图,计算机组成

3、原理 Slide 7,CPU中的主要寄存器,PC程序计数器:Program Counter AR地址寄存器:Address Register DR数据缓冲寄存器:Data Register IR指令寄存器:Instruction Register AC累加寄存器:Accumulate Count PSW 程序状态字:Program Status Word,计算机组成原理 Slide 8,控制器基本组成,PC (Program Counter)-程序计数器 IR (Instruction Register)-指令寄存器 ID (Instruction Decoder)-指令译码器 OC (Ope

4、rate Controller)-操作控制器 TG (Timer Generator) -时序发生器,计算机组成原理 Slide 9,指令译码器?,对指令进行分段(操作码、地址码)译码,指出指令的操作方式、寻址方式 为操作控制器提供输入信号,计算机组成原理 Slide 10,操作控制器?,根据指令操作码和地址码、时序信号,产生各种控制信号序列 ,建立正确的数据通路,从而完成取指令和执行指令的控制。 硬布线控制器 (时序逻辑型) (硬件实现) 微程序控制器 (存储程序型) (软件实现) 数据通路执行部件间(寄存器)传送信息的通路。,计算机组成原理 Slide 11,时序产生器?,产生各种时序信号

5、(电位,脉冲); 对各种操作实施时间上的控制。,ALU,运算器结构,PSW,左路开关选择,右路开关选择,数据总线DBUS,移位器,操作数X,操作数Y,ALU,ADD AX,BX,PSW,AX=2,BX=4,CX,DX,DR,左路开关选择,右路开关选择,数据总线DBUS,移位器,操作数X,操作数Y,AX=6,ALU,ADD AX,30,PSW,AX=2,BX=4,CX,DX,DR,左路开关选择,右路开关选择,数据总线DBUS,移位器,操作数X,操作数Y,AX=6,DR=4,ALU,指令译码器,地址总线 ABUS,数据总线 DBUS,CPU基本结构,CPU,主机基本组成,计算机组成原理 Slide

6、 17,本章主要内容,CPU的功能和组成 控制器控制原理 指令周期() 时序产生器和控制方式 硬布线控制器 微程序控制器() 流水线处理器,计算机组成原理 Slide 18,5.2 指令周期(),指令周期基本概念 CLA指令周期 ADD指令周期 STA指令周期 NOP指令周期 JMP指令周期,计算机组成原理 Slide 19,指令周期基本概念,时钟周期:T,节拍脉冲 CPU 周期:机器周期,从内存读出一条指令的最短时间 指令周期:从内存取一条指令并执行该指令所用的时间。 由若干个CPU周期组成, 一个CPU周期又包含若干个时钟周期(节拍脉冲),T周期,T1,T2,T3,T4,T1,T2,T3,

7、T4,机器周期(取指令),指令周期,机器周期(执行指令),将指令周期划分为若干个相对独立的操作阶段。 例如:取指令周期(IF),取(源、目的)操作数周期(SOF、DOF),执行周期(EXE)等。,计算机组成原理 Slide 20,指令周期基本概念(),取指令周期 取操作数周期 (可无) 执行周期,取指令 PC+1,执行指令,开始,计算机组成原理 Slide 21,典型指令,程序: 助记符 机器指令 地址 CLA 250 000 020 ADD 30 030 030 021 STA 40 020 040 022 NOP 000 000 023 JMP 21 140 021 024 数 000 0

8、06 030 据 000 040 031 和数 040,计算机组成原理 Slide 22,CLA指令周期,取指令 PC+1,指令译码,执行指令,取下条 指令PC+1,取指令阶段,执行指令阶段,1个CPU周期,1个CPU周期,开始,将累加器AC清0,DR,CLA,ADD 30,STA 40,NOP,JMP 21,000 006,000 004,20,21,22,23,24,30,40,ALU,AC,000 020,AR,CLA,IR,指令译码器,操作控制器 时序产生器,程序计数器 PC,地址寄存器 AR,缓冲寄存器DR,累加器 AC,指令寄存器 IR,执行指令控制,地址总线 ABUS,数据总线

9、DBUS,000 020,CLA,000000000,CLA指令,000 021,+1,PCARABUSRAM DBUSDRIR PC+1,计算机组成原理 Slide 24,CLA执行过程的操作,PCAR PC+1PC AR ABUSRAMDBUSDR DRIR 0AC,计算机组成原理 Slide 25,ADD指令周期,取指令 PC+1,指令译码,取操作数,取下条 指令PC+1,取指令阶段,1个CPU周期,1个CPU周期,开始,送操作数 地址,执行指令阶段,1个CPU周期,执行 加法操作,ADD 30; (AC)+(30)AC,取操作数周期,CLA,CLA,ADD 30,STA 40,NOP,

10、JMP 21,000 006,000 004,20,21,22,23,24,30,40,ALU,000 021,000 020,ADD 30,CLA,指令译码器,操作控制器 时序产生器,程序计数器 PC,地址寄存器 AR,缓冲寄存器DR,累加器 AC,指令寄存器 IR,执行指令控制,地址总线 ABUS,数据总线 DBUS,000 021,ADD 30,000000000,ADD指令,000 022,+1,PCARABUSRAM DBUSDRIR PC+1,CLA,CLA,ADD 30,STA 40,NOP,JMP 21,000 006,000 004,20,21,22,23,24,30,40,

11、ALU,000 021,000 021,ADD 30,CLA,指令译码器,操作控制器 时序产生器,程序计数器 PC,地址寄存器 AR,缓冲寄存器DR,累加器 AC,指令寄存器 IR,执行指令控制,地址总线 ABUS,数据总线 DBUS,000 030,ADD 30,000000000,ADD指令,000 022,+1,000 006,IRARABUSRAM DBUSDRALU ALUAC,006,计算机组成原理 Slide 28,ADD执行过程的操作,PCAR PC+1PC AR ABUSRAMDBUSDR DRIR IR(A)ARABUSRAM DBUSDRALU ALUAC DR+ACAC

12、,计算机组成原理 Slide 29,STA 指令周期,取指令 PC+1,指令译码,送操作数,取下条 指令PC+1,取指令阶段,1个CPU周期,1个CPU周期,开始,送操作数 地址,执行指令阶段,1个CPU周期,执行 写存操作,STA 40; (AC)(40),CLA,CLA,ADD 30,STA 40,NOP,JMP 21,000 006,000 004,20,21,22,23,24,30,40,ALU,000 021,000 030,ADD 30,CLA,指令译码器,操作控制器 时序产生器,程序计数器 PC,地址寄存器 AR,缓冲寄存器DR,累加器 AC,指令寄存器 IR,执行指令控制,地址

13、总线 ABUS,数据总线 DBUS,000 040,STA 40,STA指令,000 023,+1,000 004,000 006,000 006,000 006,IR(A)ARABUS ACDR DRDBUSRAM,计算机组成原理 Slide 31,STA执行过程的操作,PCAR PC+1PC AR ABUSRAMDBUSDR DRIR IR(A)ARABUS ACDR DRDBUSRAM,计算机组成原理 Slide 32,NOP指令周期,取指令 PC+1,指令译码,空操作 等待 一个周期,取下条 指令PC+1,取指令阶段,执行指令阶段,1个CPU周期,1个CPU周期,开始,计算机组成原理 Slide 33,JMP 21指令周期,取指令 PC+1,指令译码,送 转移地址,取下条 指令PC+1,取指令阶段,执行指令阶段,1个CPU周期,1个CPU周期,开始,CLA,CLA,ADD 30,STA 40,NOP,JMP 21,000 006,000 004,20,21,22,23,24,30,

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 办公文档 > PPT模板库 > PPT素材/模板

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号