最好数子电路幻灯片第7章

《最好数子电路幻灯片第7章》由会员分享，可在线阅读，更多相关《最好数子电路幻灯片第7章（51页珍藏版）》请在金锄头文库上搜索。

1、7 存储器、复杂可编程器件和现场可编程门阵列,7.1 只读存储器 7.2 随机存取存储器 7.3 复杂可编程逻辑器件 7.4 现场可编程门阵列 7.5 用EDA技术和可编程器件的设计例题,1. 掌握半导体存储器字、位、存储容量、地址、等基本概念； 2. 理解半导体存储器芯片的关键引脚的意义，掌握半导体存储器的典型应用； 3. 掌握半导体存储器的扩展方法； 4. 了解存储器的组成及工作原理； 5. 了解CPLD和FPGA的基本结构及实现逻辑功能的原理。,教学要求,概述,半导体存储器几乎是当今数字系统中不可缺少的组成部分，它可以用来存放大量二值数据。半导体存储器属于大规模集成电路。,存储器,RAM

2、 (Random-Access Memory),ROM (Read-Only Memory),固定ROM,可编程ROM,PROM,EPROM,E2PROM,Flash,7.1 只读存储器,RAM随机存取存储器 在运行状态可以随时进行读或写操作。 存储的数据必须有电源供应才能保存，一旦掉电，数据全部丢失。 ROM只读存储器 在正常工作状态只能读出信息，不能随时写入，所以称为只读存储器 ( Read-Only Memory ) 。 常用于存放固定信息 ( 如程序、常数等 )，断电后信息不会丢失，其数据由专用装置写入。,存储器由存储阵列、地址译码器、输出控制电路三部分组成。如图。,许多存储1位二值数

3、据的存储单元排列成矩阵形式，组成存储阵列； 存储阵列按一定位数进行编组，每次读出一组数据，组称为字，字的位数称为字长。 每个字赋予一个编号，称为地址。,地址译码器将输入的地址代码译成相应的字单元控制信号，控制从存储矩阵中选出指定的存储单元组，将其中的数据送到输出控制电路。 输出控制电路一般包括三态缓冲器，以便与系统的数据总线连接。在控制信号作用下，将地址信号指定的存储单元组的数据输出。,7.1 只读存储器,7.1 .1 ROM的定义与基本结构,1 0 0,0 0 1 0,0 1 1,0 1 1 1,0 1 0,0 0 1 0,0 0 1,0 0 1 0,0 0 0,1 0 0 0,000 00

4、1 010 011 100 101 110 111,A2,A0,A1,RD,基本概念 字与字长：表示一个信息多位二进制码称为一个字，字的位数称为字长。 地址：每个字的编号。 字数：字的总量。字数=2n ( n为存储器外部地址线的线数 ) 存储容量( M )：存储二值信息总量。 M字数位数 看一个字长为4，地址线的线数 n=3， 字数=23 8的存储器。 M= 字数位数 =23 4=32,7.1 .1 ROM的定义与基本结构,地址线,控制信号,地址,字,7.1 只读存储器,ROM结构示意图,字线与位线的交点是一个存储单元。 2根地址线，字长为4，字数为4，存储容量16。,7.1 只读存储器,7.

5、1 .1 ROM的定义与基本结构,ROM结构示意图 交点处有二极管相当存储数据1，无二极管相当存储数据0。 在地址和控制信号 作用下数据输出,0,0,0,0,7.1 只读存储器,0,0 0,0 1,1 0,1 1,1,7.1 .1 ROM的定义与基本结构,7.1.2 二维译码,如果采用前面的译码方式，构成一个281位的ROM，即字数256，字长为1，则译码电路非常庞大。实际ROM采用行译码和列译码的二维译码。 行译码器：416译码器； 列译码器：161数据选择器；,7.1 只读存储器,7.1.2 二维译码,交点处有MOS管相当存储0，无MOS管相当存储1。 如：A7A6A5A4A3A2A1A0

6、 =00010001 A7A6A5A4 =0001，Y1=1， 使得I1 、I14 为0； A3A2A1A0=0001，选择I1输出，即D0=I1=0 。 行译码器选出要读的一行，列译码器再从选中的一行存储单元中选出要读的一列的一个存储单元。,1,7.1 只读存储器,0,7.1.2 二维译码,7.1 只读存储器,2562 ROM,0 0 0 1 0 0 0 1,1,7.1.3 可编程ROM,(1). 不可编程ROM 掩模ROM：厂家根据用户提供的ROM内容制造时写入，不能改写。 (2). 可编程ROM .一次编程ROM ( PROM )：由用户在专用编程设备上编程存放信息，这种编程只能进行一次

7、，其内容不能再改变。 .可抹编程ROM ( EPROM )：由用户在专用编程设备上编程存放信息，且可由用户通过紫外灯照射芯片上的受光窗口将原存储内容抹去，重新编程存放新的内容。 .电可抹编程ROM ( EEPROM、或 E2PROM )：在同一专用编程设备上在电的作用下，可以写入信息同时擦除了原有内容。 . 闪烁存储器：在电的作用下，既可写入，又可以擦除，只不过是分开进行，集成度比E2PROM高。,7.1 只读存储器,7.1.4 集成电路ROM,介绍Atmel公司的AT27C010：128K8位EPROM。 字长8，输出O0O7 ； 地址线17根，A0A16，字数27210=1281024=1

8、28K,7.1 只读存储器,7.1.4 集成电路ROM,介绍Atmel公司的AT27C010：128K8位EPROM。,引脚介绍： VCC：工作电源，+5V GND：地 VPP：编程电源，+13V PGM：编程选通信号 OE：使能信号 CE：片选信号 当有多片存储器工作时，采用本引脚控制，选择需要工作的存储器芯片。,7.1 只读存储器,7.1.4 集成电路ROM,AT27C010 128K8位EPROM工作模式,7.1 只读存储器,7.1.5 ROM的读操作与时序图,AT27C010读出过程操作： (1). 欲读取单元的地址加到存储器的地址输入端； (2). 加入有效的片选信号 ； (3).使

9、输出使能信号 有效，延时后，有效数据出现在数据线上； (4).让片选信号 或输出使能信号 无效，经过一定延时后数据线呈高阻态，本次读出结束。,7.1 只读存储器,ROM中已写入固定数据，工作时，将一个给定的地址码加到ROM的地址输入端，则在ROM的数据输出端就会输出对应单元的数据。 ROM是组合逻辑电路，将地址码看成自变量，输出数据看成函数，则可以用ROM实现各种组合逻辑函数。,1 0 0,0 0 1 0,0 1 1,0 1 1 1,0 1 0,0 0 1 0,0 0 1,0 0 1 0,0 0 0,1 0 0 1,真值表,F3 F2F1 F0,A B C,A B C,F3 F2 F1 F0,

10、000 001 010 011 100 101 110 111,A2,A0,A1,RD,7.1.6 ROM的应用举例,一致电路,多数表决电路,不一致电路,偶数判断电路,7.1 只读存储器,7.1.6 ROM的应用举例,用ROM实现各种组合逻辑函数，特别适合是多输入、多输出的逻辑函数。设计实现时，只需列出真值表，输入看作地址，输出作为存储内容，将内容写入ROM即可。 利用ROM可实现查表或码制变换等功能 查表功能 查某个角度的三角函数 把变量值 ( 角度 ) 作为地址码，其对应的函数值作为存放在该地址内的数据，这称为 “造表”。使用时，根据输入的地址(角度)，就可在输出端得到所需的函数值，这就称

11、为“查表”。 码制变换 把欲变换的编码作为地址，把最终的目的编码作为相应存储单元中的内容即可。,7.1 只读存储器,7.1.6 ROM的应用举例,用ROM实现二进制码与格雷码相互转换的电路如图,采用254=324的ROM 5根地址线，连接地址线最高位A4的C作为转换方向控制 C=0：二进制码格雷码转换 C=1：格雷码二进制码转换 待转换代码由I3 I2 I1 I0输入 转换后代码由O3 O2 O1 O0输出,片选信号和使能信号保持有效，只要输入待转换代码和控制信号C，则按照控制端方向进行转换，得到转换结果。,7.1 只读存储器,7.1.6 ROM的应用举例,真值表,7.1 只读存储器,7.1.

12、6 ROM的应用举例,写入ROM的数据 A4=0 Binary Gray A4=1 Gray Binary,7.1 只读存储器,7.2 随机存取存储器,7.2.1 静态随机存取存储器,随机存取存储器RAM是另一大类存储器，它与ROM的最大区别就是数据的易失性，一旦失去电源供电，存储的数据全部丢失。最大的优点是在运行状态可以随时进行读或写操作。RAM又分为静态SRAM和动态DRAM。,1. SRAM基本结构和输入输出 SRAM基本结构与ROM类似，由存储阵列、地址译码器、输入/输出控制电路三部分组成。如图。 ：使能信号 ：片选信号 ：写使能信号,7.2 随机存取存储器,7.2.1 静态随机存取存

13、储器,SRAM 的工作模式 ，输入输出三态门都处于高阻； 读操作，输出三态门打开，取出存储数据,输出三态门,输入三态门,写操作，输入三态门打开，存入存储数据,输出无效；,列地址译码器的输出,7.2 随机存取存储器,7.2.1 静态随机存取存储器,2. RAM存储单元,双稳态存储单元电路,Xi =1， T5、T6导通，存储单元与位线相通； Yj =1， T7、T8导通，位线与数据线相通； Xi =1， Yj =1，选中唯一的存储单元与数据线相通，这是存储器进行读/写的条件。,行地址译码器的输出,读操作，取出数据 输入有效地址，选中的存储单元与数据线相通。 当 输出三态门打开，存储数据输出，O=D

14、； 写操作，存入数据 输入有效地址，选中的存储单元与数据线相通。 当 输入三态门打开，存入数据，D=I；,7.2 随机存取存储器,7.2.1 静态随机存取存储器,2. RAM存储单元,(1)读操作时序 当 预先有效 分析输出数据与地址信号的时序，图a 当地址信号预先有效 分析输出数据与控制信号的时序，图b,7.2 随机存取存储器,7.2.1 静态随机存取存储器,3. SRAM的读写操作及时序图,(2)写操作时序 地址信号预先有效分析 先有 ，再出现 的时序，图a 先有 ，再出现 的时序，图b 大多数SRAM的读周期和写周期是相等的，约十几纳秒至几十纳秒。,7.2 随机存取存储器,7.2.1 静

15、态随机存取存储器,3. SRAM的读写操作及时序图,7.2 随机存取存储器,7.2.2 同步静态随机存取存储器,同步静态随机存取存储器 ( SSRAM ) 是在SRAM的基础上发展起来的是一种高速RAM。与SRAM不同，SSRAM的读写操作是在时钟脉冲节拍控制下完成的。 SSRAM电路结构中除了与SRAM类似的电路外，还增加了地址寄存器、输入寄存器、读写控制逻辑电路和从发控制逻辑电路。 从发功能：只要给出首地址，便可在CP脉冲作用下连续读写若干个地址单元的数据。图7.2.5中从发控制逻辑电路包括一个2位的二进制计数器，地址码的最低2位A1A0经该电路后再输出。 除输出使能信号 外，所有输入均在CP上升沿被取样。,7.2 随机存取存储器,7.2.2 同步静态随机存取存储器,在由SSRAM构成的计算机系统中，由于在时钟有效沿到来时，地址、数据、控制等信号被锁存到SSRAM内部的寄存器中，因此读写过程的延时等待均在时钟作用下，由SSRAM内部控制完成。此时，系统中的微处理器在读写SSRAM的同时，可以处理其他任务，从而提高了整个系统的工作速度。 随着计算机技术及相关行业发展，对存储器提出了更高要求，在SSRAM之后，先后开发了双倍数据传输率静态随机存取存储器( DDR SRAM )