《微机原理与接口技术幻灯片5》由会员分享，可在线阅读，更多相关《微机原理与接口技术幻灯片5（75页珍藏版）》请在金锄头文库上搜索。
1、1,第5章 存储系统,2,本章主要内容,微型机的存储系统、分类及其特点 半导体存储芯片的外部特性及其与系统 的连接 存储器扩展技术 高速缓存,3,5.1 概 述,内容： 微型机的存储系统 半导体存储器的基本概念 存储器的分类及其特点 两类半导体存储器的主要区别,4,微型机的存储系统,将两个或两个以上速度、容量和价格各不相同的存储器用硬件、软件或软硬件相结合的方法组织起来 这样就构成了计算机的存储系统。 系统的存储速度接近最快的存储器，容量接近最大的存储器。,5,微型机的存储系统,Cache存储系统 解决速度问题 虚拟存储系统 解决容量问题,高速缓冲存储器 主存储器,主存储器 磁盘存储器,6,存
2、储器的层次结构,微机拥有不同类型的存储部件 由上至下容量越来越大，但速度越来越慢,寄存器堆,高速缓存,主存储器,联机外存储器,脱机外存储器,快,慢,小,大,容量,速度,CPU内核,7,两大类内存、外存,内存存放当前运行的程序和数据。 特点：快，容量小，随机存取，CPU可直接访问。 通常由半导体存储器构成 RAM、ROM 外存存放非当前使用的程序和数据。 特点：慢，容量大，顺序存取/块存取。需调入内存后CPU才能访问。 通常由磁、光存储器构成，也可以由半导体存储器构成 磁盘、磁带、CD-ROM、DVD-ROM、固态盘,8,半导体存储器,由能够表示二进制数“0”和“1”的、具有记忆功能的一些半导体
3、器件组成。如触发器、MOS管的栅极电容等。 能存放一位二进制数的器件称为一个存储元。 若干存储元构成一个存储单元。,9,内存储器的分类,内存储器,随机存取存储器（RAM） Random Access Memory 只读存储器（ROM） Read Only Memory,10,随机存取存储器（RAM）,RAM,静态存储器（SRAM） Static RAM 动态存储器（DRAM） Dynamic RAM,11,只读存储器（ROM）,只读存储器,掩模ROM 一次性可写ROM EPROM EEPROM,12,存储器的主要技术指标,存储容量：存储单元个数M每单元位数N 存取时间：从启动读(写)操作到操作
4、完成的时间 存取周期：两次独立的存储器操作所需间隔的最小时间 平均故障间隔时间MTBF（可靠性） 功耗：动态功耗、静态功耗,13,5.2 随机存取存储器,要求掌握： SRAM与DRAM的主要特点 几种常用存储器芯片及其与系统的连接 存储器扩展技术,14,一、静态存储器SRAM,特点： 用双稳态触发器存储信息。 速度快（5ns），不需刷新，外围电路比较简单，但集成度低（存储容量小，约1Mbit/片），功耗大。 在PC机中，SRAM被广泛地用作高速缓冲存储器Cache。 对容量为M*N的SRAM芯片，其地址线数=2M；数据线数=N。反之，若SRAM芯片的地址线数为K，则可以推断其单元数为2K个。,
5、15,典型SRAM芯片,CMOS RAM芯片6264（8K*8）： 主要引脚功能 工作时序 与系统的连接使用,16,SRAM 6264芯片,6264外部引线图 逻辑符号：,6264,D7-D0 A12-A0 OE WE CS1 CS2,17,6264芯片的主要引线,地址线： A0A12 数据线： D0 D7 输出允许信号：OE 写允许信号： WE 选片信号： CS1、CS2,18,6264的工作过程,读操作 写操作 写操作的工作时序,19,6264芯片与系统的连接,D0D7,A0,A12,WE,OE,CS1,CS2,A0,A12,MEMW,MEMR,译码 电路,高位地址信号,D0D7, , ,
6、20,译码电路,将输入的一组二进制编码变换为一个特定的控制信号，即： 将输入的一组高位地址信号通过变换，产生一个有效的控制信号，用于选中某一个存储器芯片，从而确定该存储器芯片在内存中的地址范围。,21,全地址译码,用全部的高位地址信号作为译码信号，使得存储器芯片的每一个单元都占据一个唯一的内存地址。,存储器 芯片,译 码 器,低位地址,高位地址,全部地址,片选信号,22,全地址译码例,6264芯片的地址范围：F0000HF1FFFH 11110000000 11110001111,A19,A18,A17,A16,A15,A14,A13,&,1,#CS1,A12 A0,D7 D0,高位地址线全部
7、参加译码,6264,A12-A0,D7-D0,#OE #WE,23,部分地址译码,用部分高位地址信号（而不是全部）作为译码信号，使得被选中得存储器芯片占有几组不同的地址范围。 下例使用高5位地址作为译码信号，从而使被选中芯片的每个单元都占有两个地址，即这两个地址都指向同一个单元。,24,部分地址译码例,同一物理存储器占用两组地址： F0000HF1FFFH B0000HB1FFFH A18不参与译码,A19,A17,A16,A15,A14,A13,&,1,到 6264 CS1,25,应用举例,将SRAM 6264芯片与系统连接，使其地址范围为：38000H39FFFH和78000H79FFFH
8、。 选择使用74LS138译码器构成译码电路,Y0# G1 Y1# G2A Y2# G2B Y3# Y4# A Y5# B Y6# C Y7#,片选信号输出,译码允许信号,地址信号,（接到不同的存储体上）,74LS138逻辑图：,26,74LS138的真值表：（注意：输出低电平有效） 可以看出，当译码允许信号有效时，Yi是输入A、B、C的函数，即 Y=f(A,B,C),1,1,1,1,1,1,1,1,X X X,其 他 值,0,1,1,1,1,1,1,1,1 1 1,1 0 0,1,0,1,1,1,1,1,1,1 1 0,1 0 0,1,1,0,1,1,1,1,1,1 0 1,1 0 0,1,
9、1,1,0,1,1,1,1,1 0 0,1 0 0,1,1,1,1,0,1,1,1,0 1 1,1 0 0,1,1,1,1,1,0,1,1,0 1 0,1 0 0,1,1,1,1,1,1,0,1,0 0 1,1 0 0,1,1,1,1,1,1,1,0,0 0 0,1 0 0,Y7,Y6,Y5,Y4,Y3,Y2,Y1,Y0,C B A,G1 G2A G2B,27,应用举例(续):,D0D7,A0,A12,WE,OE,CS1,CS2,A0,A12,MEMW,MEMR,D0D7,G1,G2A,G2B,C,B,A,&,&,A19,A14,A13,A17,A16,A15,+5V,Y0,下图中A18不参与
10、译码，故6264的地址范围为：,38000H39FFFH 78000H79FFFH,6264,28,二、动态随机存储器DRAM,特点： DRAM是靠MOS电路中的栅极电容来存储信息的，由于电容上的电荷会逐渐泄漏，需要定时充电以维持存储内容不丢失（称为动态刷新），所以动态RAM需要设置刷新电路，相应外围电路就较为复杂。 刷新定时间隔一般为几微秒几毫秒 DRAM的特点是集成度高（存储容量大，可达1Gbit/片以上），功耗低，但速度慢（10ns左右），需要刷新。 DRAM在微机中应用非常广泛，如微机中的内存条（主存）、显卡上的显示存储器几乎都是用DRAM制造的。,29,常见DRAM的种类： SDRA
11、M（Synchronous DRAM）它在1个CPU时钟周期内可完成数据的访问和刷新，即可与CPU的时钟同步工作。SDRAM的工作频率目前最大可达150MHz，存取时间约为510ns，最大数据率为150MB/s，是当前微机中流行的标准内存类型。 RDRAM（Rambus DRAM）是由Rambus公司所开发的高速DRAM。其最大数据率可达1.6GB/s。 DDR DRAM（Double Data Rate DRAM）是对SDRAM的改进，它在时钟的上升沿和下降沿都可以传送数据，其数据率可达200-800 MB/s。主要应用在主板和高速显示卡上。 RAM的3个特性： 1）可读可写，非破坏性读出，
12、写入时覆盖原内容。 2）随机存取，存取任一单元所需的时间相同。 3）易失性（或挥发性）。当断电后，存储器中的内容立即消失。,30,典型DRAM芯片2164A,2164A：64K1 采用行地址和列地址来确定一个单元； 行列地址分时传送， 共用一组地址线； 地址线的数量仅 为同等容量SRAM 芯片的一半。,行地址,31,主要引线,RAS：行地址选通信号，用于锁存行地址； CAS：列地址选通信号。 地址总线上先送上行地址，后送上列地址，它们分别在RAS和CAS有效期间被锁存在地址锁存器中。 DIN： 数据输入 DOUT：数据输出,WE=0 数据写入 WE=1 数据读出,WE：写允许信号,32,工作原
13、理,三种操作： 数据读出 数据写入 刷新 参见工作时序图（教材p208-p209）,33,刷新,将存放于每位中的信息读出再照原样写入原单元的过程刷新 刷新的时序图,34,2164A在系统中的连接,见教材p210图5-18,35,三、存储器扩展技术,位扩展扩展每个存储单元的位数 字扩展扩展存储单元的个数 字位扩展二者的综合,用多片存储芯片构成一个需要的内存空间，它们在整个内存中占据不同的地址范围，任一时刻仅有一片（或一组）被选中。,36,位扩展,存储器的存储容量等于： 单元数每单元的位数 当构成内存的存储器芯片的字长小于内存单元的字长时，就要进行位扩展，使每个单元的字长满足要求。,字节数,字长,
14、37,位扩展例,用8片2164A芯片构成64KB存储器。 2164A: 64K x 1，需8片构成64K x 8（64KB）,LS138,A8A19,2164A,2164A,2164A,DB,AB,D0,D1,D7,A0A7,译码输出,读写信号,A0A19,D0D7,A0A7,A0A7,38,位扩展方法： 将每片的地址线、控制线并联，数据线分别引出。 位扩展特点： 存储器的单元数不变，位数增加。,39,字扩展,地址空间的扩展。芯片每个单元中的字长满足，但单元数不满足。 扩展原则： 每个芯片的地址线、数据线、控制线并联，仅片选端分别引出，以实现每个芯片占据不同的地址范围。,40,字扩展例,用两片
15、64K8位的SRAM芯片构成容量为128KB的存储器,41,字位扩展,根据内存容量及芯片容量确定所需存储芯片数； 进行位扩展以满足字长要求； 进行字扩展以满足容量要求。 若已有存储芯片的容量为LK，要构成容量为M N的存储器，需要的芯片数为： （M / L） （N / K）,42,字位扩展例,用4K1位的芯片组成16KB的存储器。 扩成4KB 8片 再扩成16KB 4*8=32片 地址线需14根（A0-A13），其中12根（A0-A11）用于片内寻址，2根（A12，A13）用于片选译码。连接图。 注意：以上的例子中所需的地址线数并未从系统整体上考虑。在实际系统中，总线中的地址线数往往要多于所需的地址线数，这时除片内寻址的低位地址线(即片内地址线)外，剩余的高位地址线一般都要用于片选译码。,43
