《数字频率合成器的设计课件》由会员分享，可在线阅读，更多相关《数字频率合成器的设计课件（100页珍藏版）》请在金锄头文库上搜索。
1、第7章 数字频率合成器的设计,7.1 设计任务 7.2 设计方案论证 7.3 系统硬件设计 7.4 系统软件设计 7.5 系统设计总结 ,7.1 设计任务,设计一个数字频率合成器，该数字频率合成器的输出信号波形为正弦波，输出信号的频率为f0=01 MHz，频率最小步进间隔为0.08 Hz，输出电压峰峰值为Up-p=0.35 V，供电电源为+5 V。,7.2 设计方案论证,7.2.1 MCU和锁相环路相结合的实现方案 MCU和锁相环路相结合的实现方案如图7.1所示。图中，在基本锁相环路的反馈支路中接入了具有高分频比的可变分频器，用MCU控制分频器的分频比就可得到若干个标准频率输出。为了得到所需的
2、频率间隔，往往在电路中还加入一个前置分频器。,图7.1 MCU和锁相环路相结合的实现方案电路框图,1. 前置分频器分频比的确定 由得 , 故 f=f0(N+1)-f0(N)= 式中f为频率间隔。 由 得 ，若f0的范围为f0 minf0 max，则N对应有NminNmax。 7.2.2 MCU和DDS芯片相结合的实现方案 DDS的基本原理是利用采样定理，通过查表法产生波形。DDS的结构有很多种，其基本的电路原理可用图7.2表示。 ,图7.2 DDS 的原理框图,相位累加器由N位加法器与N位累加寄存器级联构成。每来一个时钟脉冲fs，加法器将频率控制字k与累加寄存器输出的累加相位数据相加，把相加后
3、的结果送至累加寄存器的数据输入端。累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。由此可以看出，相位累加器在每一个时钟脉冲输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器的溢出频率就是DDS输出的信号频率。,用相位累加器输出的数据作为波形存储器(ROM)的相位取样地址，这样就可把存储在波形存储器内的波形抽样值(二进制编码)经查表查出，完成相位到幅值的转换。波形存储器的输出送到D/A转换器，D/A转换器将数字量形式
4、的波形幅值转换成所要求合成频率的模拟信号。低通滤波器用于滤除不需要的取样分量，以便输出频谱纯净的正弦波信号。 利用 MCU和DDS芯片相结合的实现方案如图7.3所示。,图7.3 MCU和DDS芯片相结合的电路框图,7.3 系统硬件设计,7.3.1 单片机与AD9835接口电路设计 1. AD9835原理及结构 1) DDS工作原理,AD9835 中使用的DDS 技术从连续信号的相位出发，将一个余弦信号取样、量化、编码，形成一个余弦函数表存储在ROM 中。合成时改变相位增量，由于相位增量不同，一个周期内的取样点数也不同，这样产生的正弦信号频率也就不同，从而达到频率合成的效果。 在这里，余弦波信号
5、本身是非线性的，而其相位是线性的（如图7.4 所示）。,图7.4 余弦波信号及其相位,因此，每隔一段时间t （时钟周期），有对应的相位变化P，即 P=t=2ft （7.1） 从式（7.1）可得合成信号的频率f为 （7.2） 式中，fmt为固定时钟频率，fmt1t。因此，通过改变相位值P，就可以改变合成信号的频率f 。,DDS 芯片AD9835的原理框图如图7.5 所示。其中，相位累加器为32位，取其高12位作为读取余弦波形存储器的地址。当时钟使相位累加器的输出也即余弦ROM 寻址地址每递增频率设定为K时，对应的波形相位变化为,（7.3）,图7.5 AD9835的原理框图,因此，改变相位累加器设
6、定值K ，就可以改变相位值，从而改变合成信号频率f。 经简化，合成信号频率可由下式决定： 式中，fmt=50 MHz，由高稳定度晶体振荡器获得，K值在1K232之间，最低频率fmin=fmt/232，为0.0116 Hz，这就是频率合成器的频率分辨率。根据Nyquist采样定律可知，重建信号频率最高可达fmt/2，但通常取最高频率fmax=fmt/3。,（7.4）,2) AD9835芯片内部结构 AD9835内部结构框图如图7.6所示，它有一个32位相位累加器，两个32位频率寄存器F0和F1（用于设定K值），四个12位相位寄存器P0、P1、P2、P3。程控切换F0、F1时，可实现相位PSK调制
7、。余弦函数表存储在ROM中。 32位相位累加器的输出值截取高12位后与12位相位寄存器Pi值相加，构成12位的相位地址，去寻址余弦ROM表，寻址得到的幅度值经10位的高速D/A转换后成为合成余弦信号。输出信号总谐波分量的畸变量与时钟频率和输出信号频率之比m=fmt/f有关，m值愈大，谐波畸变愈小；m值最小时，谐波畸变最大。为消除m值较小时的谐波畸变，输出端采用LC高阶低通滤波器滤除高次谐波。在设计中采用5阶Butterworth低通滤波器，可以将50 MHz以上的高次谐波功率降低60 dB，可完全满足高精度信号源的要求。,图7.6 AD9835内部结构框图,3) 引脚说明 AD9835引脚功能
8、说明如表7.1所示。,表7.1 AD9835引脚功能说明,4) 命令及控制寄存器说明 AD9835的命令及控制寄存器说明见表7.2表7.8。,表7.2 控制寄存器,表7.3 控制寄存器地址,表7.4 命令,表7.5 控制AD9835,表7.6 写数据到寄存器,表7.7 设置SYNC、SELSRC,表7.8 开关、复位、清零,引脚PSELSCT 、PSEL0、 PSEL1是外加调制信号，可用于对DDS进行直接位控调制，实现数字二值调频（FSK）和数字四值调相（PSK）。引脚FSYNC、 SCLK 、SDATA用来对DDS进行程控工作模式设定。数据传输方式为同步串行方式。AD9835可以设定为SL
9、EEP、 RESET工作方式。在SLEEP工作方式下，功耗为1.75 mW。,2. AD9835的典型应用电路 如图7.7所示，REFIN与REFOUT相连接，则参考电压为1.21 V。在引脚REFIN接一个10 nF电容到地。时钟电路由U2构成，U2为50 MHz晶体振荡信号源。SCLK、SDATA、 FSYNC与单片机的P1.0、P1.1、P1.2引脚相连，为AD9835提供命令和频率寄存器中的数据，以便实现信号频率的设置和初相位的设置。信号输出端IOUT接5阶Butterworth LC低通滤波器，通带截止频率为12 MHz，阻带截止频率为25 MHz，阻带衰减大于60 dB。,图7.7
10、 AD9835 应用电路图,7.3.2 单片机及按键电路设计 1. AT89C2051的主要性能及引脚功能说明 AT89C2051的引脚如图7.8所示。AT89C2051的性能如下： (1) 和MCS-51产品兼容。 (2) 2K字节可重编程闪速存储器。 (3) 1000写/擦除周期。 (4) 2.76 V的操作范围。 (5) 全静态操作:024 MHz。 (6) 两级加密程序存储器。 ,图7.8 AT89C2051的引脚图,(7) 1288位内部RAM。 (8) 两个16位定时器/计数器。 (9) 六个中断源。 (10) 编程串行UART通道。 (11) 直接LED驱动输出，I/O引脚缓冲器
11、可吸收20 mA电流。 (12) 一个片内模拟比较器。 (13) 低功耗空载和掉电方式。 (14) 15根可编程I/O引线。,2. 单片机按键电路设计 如图7.9所示，单片机采用Atmel公司的89C2051。在XTAL.1和XTAL.2之间并联12MHz晶振，XTAL.1和XTAL.2分别与地之间接27 pF电容，为单片机提供12 MHz时钟。单片机的机器周期为1s。,图7.9 单片机及按键电路图,复位电路采用X5045芯片。当程序“跑飞”时，看门狗芯片X5045将单片机复位，从而保证系统能够正常运行。 4个按键中，S1为上键，S2为下键，S3为左键，S4为右键。系统通过4个按键对信号输出频
12、率进行设定。上键S1增大频率步进间隔，下键S2减小频率步进间隔，左键S3按照所设定的频率步进间隔减小信号的输出频率，右键S4按照所设定的频率步进间隔增大信号的输出频率。平时引脚在上拉电阻作用下保持高电平，当按键按下时，把引脚拉为低电平，通过程序来判断按键并实现相应的功能。频率间隔与对应值如表7.9所示。,表7.9 频率间隔与对应值表,7.3.3 显示电路设计 1. PS7219基本原理 PS7219是一个高性能、低价格的多位LED显示驱动器。PS7219是武汉力源公司的产品，它在性能上完全兼容国外的产品MAX7219，并且还增添了位闪等功能。其接口采用流行的同步串行外设接口（SPI），可与任何
13、一种单片机方便地接口，并可同时驱动八位共阴极LED数码管或64只独立LED发光二极管。PS7219A型内置一个可靠的P监控电路，可为外部提供一个脉宽大于140 ms、触发门限典型值为4.63 V的高电平复位信号。,图7.10 PS7219引脚图,PS7219内部具有158 bit RAM功能控制寄存器，可方便寻址，对每位数字可单独控制，刷新不需重写整个显示器。显示亮度可数字控制，每位都具有闪烁使能控制位，引脚CON置高电平，可禁止所有显示，达到降低功耗的效果，但同时并不影响对控制寄存器的修改。PS7219还有一个掉电模式、一个允许用户选择从1位数显示到8位数显示的扫描界限寄存器和一个强迫所有L
14、ED接通的测试模式。N个PS7219级联，可实现N8位LED数码管的显示。 PS7219的应用很广泛，例如条形图显示、7段显示、工业控制、仪表控制面板、LED模型显示等。 PS7219是共阴极显示驱动器，采用脚和两种封装，其引脚排列如图7.10所示。,2. 显示部分电路设计 如图7.11所示，PS7219与AT89C2051的连接为:RST、LOAD、DIN、CLK分别与单片机的RESET、P3.3、P3.4、P3.5相连，通过串行连接方式，单片机把命令和要显示的数据传送给PS7219。八位数码管用来显示信号发生器的输出频率，其中六位为整数部分，两位为小数部分。即频率最小显示分辨率为0.01H
15、z，最大输出频率为999 999.99 Hz。,图7.11 显示电路原理图,7.3.4 系统总体电路图 系统总体电路图如图7.12所示。图中，运放AD817构成输出信号幅度调节电路。,图7.12 系统整体电路图,7.4 系统软件设计,7.4.1 概述 整个软件采用模块化程序设计，用C语言编程，便于移植，可读性强，主要分为显示模块disp.c、dds模块ad9835.c、看门狗模块x5045.c及主模块mainpr.c。改变频率时，仅需要改变FREGO寄存器的值，就可以改变输出频率，输出频率,（7.5）,因此寄存器值为 通过按键S1、S2、S3、S4可改变输出信号频率，结合软件设计完成按键的功能
16、。 7.4.2 程序主模块 程序主模块负责键扫描及其他模块的调用，其框图如图7.13所示。程序主模块(mainpr.c)的源代码如下。,(7.6),图7.13 程序主模块框图,#include #include intrins.h #define uchar unsigned char #define uint unsigned int #define ushort unsigned short #define ulong unsigned long,uchar data ms_10; uchar data ms_20; uchar data ms_100; uchar data mdelay; uchar keyolddata; ulong data frqvalue; uchar da
