其它相关机制幻灯片(9)

《其它相关机制幻灯片(9)》由会员分享，可在线阅读，更多相关《其它相关机制幻灯片(9)（38页珍藏版）》请在金锄头文库上搜索。

1、其它相关机制学习课件 制作: 钱光明,主要内容 1Cache原理简介 2*虚拟存储简介 3流水线技术 4总线技术 同步和异步,系统总线及裁决,现代微机总线.,1.高速缓冲存储器,一 ) 功能：解决CPU与主存间的速度匹配。 小容量，高速。-快存 二) 原理：程序访问的局部性 对大量典型程序的运行情况进行分析，结果表明：当前要 立即执行的程序往往局限在一个小范围内，也就是说在一个较短的 时间间隔内，CPU对局部范围的存储器地址频繁访问，而对此范围 之外的地址访问很少。这种现象称为程序访问的局部性。 高速缓存通常由双极型存储器组成，或用先进的低功耗CMOS VLSI芯片组成。 高速缓存处在CPU和

2、主存之间，其工作速度比主存要快510倍， 全部功能由硬件实现。,三) 组成,四)工作过程,注意: 如果“比较”符合，说明该地址的信息已调入高速缓存。若是读操作，则从高速缓存中读出，通过数据总线总CPU；若是写操作，因为高速缓存只是主存某些页面的副本，两者的信息必须一致，所以信息不仅要写入高速缓存，同时也要写入主存对应单元中，这称为存储更新。 如果“比较”不符合，说明该地址的信息没有调入高速缓存，必须对主存进行读写操作。若是读操作，就把该地址的信息从主存到CPU同时将该地址所在的一个页面读出送高速缓存，对应的地址送CAM。此时若高速缓存已满，则用新页面替换原存于高速缓存中“最近最少使用”的页面。

3、若是写操作，只要将信息写入主存指定地址即可。,五) 地址映象 为了把信息放到Cache,须应用某种函数将主存地址映象到Cache 中定位，称地址映象。这些函数称映象函数（mapping function)。 执行程序时，将主存地址变换成Cache地址的过程称地址变换。 地址映象方式：直接映象，全相联映象，组相联映象。 直接映象 设 主存分为2m个页，每页2b个字， Cache有2c个页，每页2b个字。,0001,1111,唐教材中的的直接映像*： 仍设Cache为4块，主存为16块。,主存地址结构为： 主存字块标记（2位） Cache字块标记（2位） 块内地址（2位）,唐教材中的的组相联映像*

4、： 仍设Cache为32块，主存为128块。,主存地址结构为： 主存字块标记（3位） 组地址（4位） 块内地址（2位）,考研真题*：,（2009年）14、某计算机的Cache共有16块，采用两路组相联映射方式（即每组两块）。每个主存块大小为32字节，按字节编址。主存129号单元所在主存块应装入到的Cache组号是 A0 B. 2 C. 4 D. 6. （2009年）21、假设某计算机的存储系统有主存和Cache组成，某程序执行过程中访存1000次，其中访问C ache缺失（未命中）50次，则Cache得命中率是 A5% B. 9.5% C. 50% D. 95%.,六)替换策略 1).先进先出

5、 FIFO 每页一个“装入顺序系数” 容易实现 早期装入的，但经常要使用的可能被替换掉。 2). “最近最少使用”（LRU） 它的依据是近期最少使用的页面很可能是以后也会很少使用的页面，因此，把它替换掉最合适。实现LRU，要为生存中每一页面都设置一个计数器。每访问一次某页面，对应的计数器加上一个预定的正数。在一固定的时间间隔之后，所有的计数器都减去一个固定的数，于是，计数器中的数最小的页面便是该时刻最少使用的页面。,替换举例：某程序对页面要求的序列为P3,P4,P2,P6,P4,P3,P7,P4,设主存容量为3个页面，求用FIFO和LRU算法时,各自的命中率(假设开始时主存为空)。,*2. 虚

6、拟存储简介 关于页式虚拟存储器： 目的：对应一套办法，使程序员觉得可用空间比实际主存大 得多。 采用虚拟存储技术后，用户感觉到的是一个速度接近主存面容 量极大的存储器，使用时无需考虑程序的大小、多用户使 用时速度是否会影响，以及存储器的分配是否会发生冲突 等问题。 特点：部分由硬件完成（如页表基址寄存器）。页表一般比 Cache大，必须有实际存放地点，由页表基址寄存器引出。,主要手段： 地址变换。将存放立即要执行的指令和数据的地址，称为物理地址或实地址，一般由主存提供。而将由虚拟存储器提供的地址，称为逻辑地址或虚地址，它可以为程序员直接使用。虚地址空间远大于实地址空间。例如，虚拟存储器地址20

7、位，虚存空间则为220；实地址16位，主存空间为216。CPU运行时是对主存存取信息（假设没有高速缓存），因此，虚地址必须转换成实地趋于和能对虚拟存储器进行操作。 举例：设内存64KB，128页，每页512个字；虚存1MB，2048页（有2048-128=1920必须放在外存中），每页512个字，共20位地址。其余参考书图。,3. 流水线技术 顺序执行方式：顺序执行方式的指令衔接按串行顺序方式处理，即当现行指令的操作全部执行完毕时，才开始读取后继指令，故又称串行方式。 在取出第K条指令后，PC就指出了第K+1条指令的地址，然而，仍继续执行第K条指令，直到它执行完为止。然后，再按PC的内容读取第

8、K+1条指令，进入新的指令周期。若遇到转移，则在指令执行完毕时，PC已存放好转移地址，故读取后继指令的动作立即开始。 串行顺序处理的优点是控制简单、实现方便，缺点是不能充分利用各个部件、速度慢。例如，在存储器取指令时，CPU就要等待；而CPU执行指令时，存储器可能是空闲的。,一次重叠：是重叠方式中最简单的一种。如果在第K条指令的执行周期之前，第K+1条指令的地址不能准备好，如发生转移、中断时，则第K+1条指令便不能立即去取，重叠执行就遇到了问题，可见，采用重叠执行方式的中央处理器还要解决因重叠而引起的新问题，重叠方式越复杂，重叠程度越高，要解决的问题也越多，控制也越复杂。 流水执行方式：是重叠

9、方式的引申，它仍然基于并行重叠处理的原理，但重叠的程度进一步提高。它将一条指令的执行过程分解为多个子过程，每个子过程由一个独立的功能部件完成，它们构成一条流水线，实现指充的流水处理。 注意： 是提高程序段的执行速度，并不提高单条指令的执行速度。,比较图： ）串行 ）并行（重叠）,取指1 执行指1,取指2 执行指2,取指1 执行指1,取指2 执行指2,取指3 执行指3,4. 总线技术： 4.1.总线的通信方式 当共享总线的部件获得总线使用权后，就开始传送信息，即进行 通讯。为知道不同工作速度的目的部件与源部件之间传送信息的类 型、操作的类型，就必须进行通讯的联络，或者说必须要有通讯联 络的控制信

10、号。通讯联络的控制信号有同步式和异步式两种，对应 着两种不同的总线通讯方式：同步通讯与异步通讯。 1).同步通信 同步通讯，又称无应答通讯，是指通讯联络信号采用同步式的一 种通讯方式。在这种方式中，总线上的部件通过总线传送信息时， 源部件除传送有关信息外，还传送同步脉冲，作为公共的时标，进 行同步。目的部件通过检查同步脉冲，才认为信号线传送的信息有 效，可以取用。,同步脉冲的产生方法有两种：一是在总线控制器中设置统一的时 钟系统，产生同步时钟，为所有部件共享，即由总线控制器发送到 每个部件；二是每个部件自带时钟发生器，由源部件发送同步脉冲。 然而，它们必须与中央时标发生器的时标同步。 同步通讯

11、：传送速度快，具有较高的传输速率，而且受总线长度的 影响小，即当信号在总线上因长度而滞后时，也不会影响传送速率。 但是，时标线上的干扰信号会引起错误的同步，而且，滞后的时标也 会造成同步误差。因此，同步通讯适用于总统长度较短及总线所接部 件的存取时间比较接近的系统。,2).异步通信 异步通讯，又称应答通讯，是指通讯联络的控制信号采用异步式 的一种通讯方式，即总线上的部件通过总统传送信息时， 源部件不只是单向发送信息，它在发出一个信息后，要等待目的部 件发回确认信号，再发送下一个信息，也就是说，源部件先发请求 号，等待目的部件给出回答信号，建立了通讯联络标志，再开始通 讯，在通讯的每一个进程都有

12、应答，彼此进行确认，它与异步控制 的“握手”联络完全类似。,4.2 单机系统的总线结构,4.2.1.基本概念 1).定义: 总线是系统部件间传送信息的公共通路。 2).分类：内部总线 系统总线 多机系统总线 3).特性: 物理特性-物理连接方式 功能特性-地址,数据,控制总线三类 电气特性-单/双向,电平高有效/低有效 时间特性-各线的有效时间,4.2.2.连接方式 1).单总线结构 系统总线 系统总线含DBUS，ABUS，CBUS 特点：结构简单，易于扩充; 多部件共用一根总线，分时工作,传输效率较低。,CPU,内存,设备 接口,设备 接口,设备,设备,2).双总线结构 特点: CPU与内存

13、有专用总线,减轻系统总线的负担; 内存可通过系统总线与外设进行DMA操作,而不必经过 CPU.,系统总线,3).三总线结构 特点:双总线基础上增加I/O总线,它是多个外设与通道间传送信息的 公共通路; 通道的使用,进一步提高了CPU的效率. “通道”是一台具有特殊功能的处理器,它分担了一部分CPU的功能.统一管理外设及实现外设与内存间的数据传送.,4.2.3总线控制(裁决)方式,对总线的使用进行合理的分配和管理. 部件要使用总线进行通信时,要向控制部件发请求信号. 控制部件按各部件的优先级来决定谁使用总线. 根据总线控制部件的位置,控制方式分为两类: 集中式总线控制 分散式总线控制 集中式总线

14、控制有三种:,1).串行链式查询 总线 BS BR BG BS-忙 BR-总线请求 BG-总线响应请求 响应优先级-通过接口的优先级排队电路来实现. 离总线控制器越远,优先级越低. 特点: 用线少-BG1根,易扩充; 对响应链的电路故障很敏感.,总线 控制 部件,接口1,接口2,接口n,2).计数器定时查询 当BR=1,且 BS=0时,计数器开始计数,计数值通过一组地址线发向各设备.各接口中的设备地址与计数值一致时,该设备置“1”BS线.线数为2n根. 计数器的初值可用程序来设置.-各设备的优先级可变.-灵活,3).独立请求 特点: 每一设备有一对BR和BG; 响应速度高; 控制灵活,优先级可

15、通过程序改变; 控制线数多.-2n根.,4.2.4 常用微机总线 一).IBM PC/XT总线 IBM PCXT总线是 1981年与 IBM个人计算机同时推 出的，是 IBM PCXT微机所用的总线，是围绕当时的 Intel 8088芯片而设计。 具有开放式结构，用户可在 IBM PCXT机的底板上 使用总统扩展插座，通过接口板使IO设备与主机相连。 PCXT总线定义了62根信号线。其中 数据线8根， 地址线20根， 控制线26根（含时钟信号） 电源5根，地线3根。,二).IBM PC/AT总线 为了配合Intel 80286等微处理器，IBM公司在PCXT 总线的基础上增加了一个 36线的扩

16、展插座，从而形成了 AT总线。 IBM公司的工业标准结构-ISA. ( Industry Sdandard Archtecture) 其中增加了 8根数据线。使总线数据宽度增至 16b； 增加了 7根地址线，使直接寻址范围扩大到16MB； 增加了4根中断信号线、8根DMA控制线等。,三).EISA总线(Extended ISA) 随着32位微处理器的出现，原有的16位微机要向高性 能的32位微机发展。而IBM公司的32位微通道总线结构与 PCXTAT又不兼容，为了发展ISA同时又继承ISA结 构，1988年，以 Compaq为首的 9家 PCXTAT兼容机 厂商联合起来，为 32位 PC机设计了个新的工业标准， 即“扩展工业标准结构”