《计算机组成原理复习》由会员分享，可在线阅读，更多相关《计算机组成原理复习（22页珍藏版）》请在金锄头文库上搜索。
1、计算机组成原理1第一章 计算机系统概论（5%）1.1 计算机系统简介计算机系统：计算机硬件、软件和数据通信设备的物理或逻辑的综合体。硬件和软件在计算机系统中相互依存，缺一不可，同样重要。硬件：计算机的物理实体。如主机、外设等；软件：计算机运行所需的程序及相关资料。由具有各类特殊功能的信息（程序）组成（分为系统软件、应用软件） ；计算机的解题过程：高级语言程序翻译成机器语言程序运行结果计算机体系结构（有什么特征）：能被程序员所见到的计算机系统属性，即概念性的结构与功能特性。通常指用机器语言编程的程序员所看到的传统机器的属性。大都属于抽象的属性。计算机组成（如何实现特性）：如何实现计算机体系结构所
2、体现的属性。1.2 计算机的基本组成冯诺依曼计算机的特点： 计算机由运算器、存储器、控制器、输入设备和输出设备五大部件组成； 指令和数据以同等地位存放于存储器内，并可按地址寻访； 指令和数据均用二进制数表示； 指令由操作码和地址码组成； 指令在存储器内按顺序存放； 以运算器为中心（这一条已推翻） 。现代计算机三大部分：CPU（中央处理器：运算器 +控制器） 、I/O 设备、主存储器1.3 计算机硬件的主要技术指标（硬件性能指标）和名词解释指令字长：一条指令中包含的二进制代码位数；机器字长：CPU 一次能处理的最长二进制数据的位数，与 CPU 的寄存器位数有关；存储字长：一个存储单元可存储的二进
3、制代码的位数。存储容量：包括主存+ 辅存容量，主存容量指主存中存放二进制代码的总位数；存储容量= 存储单元个数存储字长字节：一个字节=8 位二进制代码=2 3 位；例：2M 位=2 21 位=2 18B=28KB1G=230; 1M=220; 1K=210运算速度：吉普森法 TM= （T M：机器运行速度；f i：第 i 种指令占全部操作的百分=1比数；t i：第 i 种指令执行时间） （一种加权平均的算法）单位时间内执行指令平均条数，单位 MIPS；执行一条指令所需时钟周期数，单位 CPI；每秒浮点运算次数，单位 FLOPS。1.4 本章习题解答指令和数据都存于存储器中,计算机如何区分它们？
4、答：计算机硬件主要通过不同的时间段来区分指令和数据，即：取指周期（或取指微程序）取出的既为指令，执行周期（或相应微程序）取出的既为数据。另外也可通过地址来源区分，从PC 指出的存储单元取出的是指令，由指令地址码部分提供操作数地址。第三章 系统总线（15%）3.1 总线的基本概念总线（BUS ）：连接多个部件的信息传输线，是各部件共享的传输介质。计算机组成原理2基本特征：在某一时刻，只允许有一个部件向总线发送信息，而多个部件可以同时从总线上接收相同的信息（可一发一收、一发多收，不可多发一收、多发多收） ，即分时使用。为减轻总线负担，总线上各部件应通过三态门驱动缓冲电路与总线连通。3.2 总线的分
5、类按数据传送方式分：串行传输总线、并行传输总线按使用范围分：计算机总线、测控总线、网络通信总线按连接部件不同分：片内总线、系统总线、通信总线1、片内总线：芯片内部总线，厂家决定，无法掌控，速度极快。2、系统总线：CPU、主存、I/O 设备各大部件之间的信息传输线。 数据总线（DB ）：用来传输个功能部件之间的数据信息，双向；数据总线的位数称为数据总线宽度。 地址总线（AB ）：用来指出数据总线上的源数据或目的数据在主存单元的地址，或 I/O设备的地址，单向，由 CPU 发出。CPU 可访存的存储空间大小（存储单元个数）为 2n，n 为地址线数。 控制总线（CB）：用来发出各种控制信号的传输线，
6、传输单向，总体双向。串行通信：数据在单条 1 位宽的传输线上，一位一位地按顺序分时传送；并行通信：数据在多条并行 1 位宽的传输线上，同时由源传送到目的地。3.3 总线特征及性能指标1、总线特征： 机械特性：机械连接方式上配套； 电气特性：总线的每一根传输线上信号的传递方向和有效电平范围； 功能特性：每根传输线有特定的功能； 时间特性：任一根线的有效时间。可用信号时序图描述。2、总线的性能指标： 总线宽度：数据总线的根数，用位表示（bit） ； 总线宽度（标准传输率）：单位时间内总线上传输数据的位数（MBps） ； 时钟同步/异步：数据与时钟同步/ 异步工作； 总线复用：共用一根物理总线，分时
7、复用； 信号线数：AB+DB+CB 线数和。3、总线标准：系统与各模块、模块与模块之间的一个互联的标准界面。解决不同厂家各类模块化产品的兼容、匹配问题。目前流行：ISA、EISA 、VESA 、 PCI、AGP 、RS-232c 、USB即插即用（Plug and Play）：任何扩展卡只要插入系统便可工作（PCI、USB 支持） 。3.4 总线结构单总线结构：控制简单、便于扩充、造价低；易形成系统的瓶颈：不允许同一时刻有两个以上的部件向总线传输信息，系统工作效率低；总线设备之间传输速率不匹配多总线结构（面向 CPU 的多总线结构、以存储器为中心的多总线结构）：采用多种速率不同的总线，将工作速
8、度相差较大的设备挂在不同的总线上，低速总线作为高速总线的一个设备工作。通道：一个具有特殊功能的处理器，CPU 将一部分功能下放给通道，使其对 I/O 设备具有统一管理的功能，以完成外设与主存间的数据传送，吞吐能力相当大。3.5 总线控制1、总线判优控制：解决多个部件同时申请总线时的使用权分配问题（集中式、分布式）计算机组成原理3总线主设备（主模块）：一次总线传输期间，拥有总线控制权的设备（模块） 。总线从设备（从模块）：一次总线传输期间，配合主设备完成传输的设备（模块） ，它只能被动接受主设备发来的命令。常见的集中控制优先权仲裁方式： 链式查询（菊花链式）：（两根线判优）BS：总线忙； BR：
9、总线请求； BG：总线同意BG 串行地从一个 I/O 到下一个 I/O，离总线控制部件越近优先级越高。特点：线路简单，易扩充设备，对电路故障敏感，优先级低很难获得请求。 计数器定时查询：（log 2n 根线判优）多了一组设备地址线，少了一根 BG 线，总线控制部件中有计数器。特点：a 优先级设置灵活：计数器从“0”开始，优先级固定；不从“0 ”开始，优先顺序相等，也可用编程改变其优先级。b 对电路故障不敏感，连线及控制较复杂。 独立请求方式：（2n 根线判优）总线控制部件中有排队器，每台设备均有一对 BRi 和 BGi 线。特点：判优速度最快，优先次序控制灵活，但硬件器件用量大，连线多，成本高
10、。2、总线通信控制：总线传送过程中双方的时间配合方式。总线周期：完成一次总线操作的时间，分为申请分配阶段、寻址阶段、传数阶段、结束阶段。 同步通信：总线上的所有设备按统一的时钟周期进行传输的方式特点：由统一时钟控制，通信双方按约定好的时序联络。控制方式简单、灵活性差，当系统中各部件工作速度差异较大时，总线工作效率明显下降，适合于速度差别不大的场合。总线传输周期：连接在总线上的两个部件完成一次完整且可靠的信息传输时间，包括 4 个时钟周期 T1、T 2、T 3、T 4读 写T1： 主模块发地址 主模块发地址T1.5： 主模块提供数据T2： 主模块发读命令 主模块发写命令，在规定时间内写到指定单元
11、中T3： 从模块提供数据T4：主模块撤销读命令，从模块撤销数据 主模块撤销写命令和数据等信号 异步通信：不由统一的时钟控制的通信方式。特点：没有公共时钟，部件间采用应答方式（握手方式）进行联系，增加两条握手交互信号线，控制方式较同步复杂，灵活性高，当系统中各部件工作速度差异较大时，有利于提高总线工作效率。应答方式：不互锁、半互锁、全互锁 半同步通信：增设一条等待（WAIT）响应信号线，既能像同步通信那样由统一时钟控制，又能像异步通信那样允许传输时间不一致，因此工作效率介于两者之间。 分离式通信：同步时钟，分两个子周期，不分主从设备第四章 存储器（40%）4.1 概述存储器：计算机系统中的记忆设
12、备，用来存放程序和数据。1、存储器的分类：按存储介质分：半导体存储器（易失性）：TTL、MOS磁表面存储器（非易失性）：磁盘、磁带、磁鼓计算机组成原理4磁芯存储器（非易失性）：已淘汰光盘存储器（非易失性）：记录密度高，耐用性好，可靠性高，可互换性强按存取方式分：随机存储器（RAM）：可读/ 写，存取时间与存储单元位置无关（DRAM、SRAM）只读存储器（ROM）：MROM、PROM、EPROM 、EEPROM串行访问存储器：顺序存取、直接存取按作用不同分：主存、辅存、缓存（Cache） 、闪存2、 存储器的层次结构：（金字塔）缓存主存层次：解决速度不匹配问题。速度接近缓存，容量、位价接近主存（
13、缓存技术） 。主存辅存层次：解决容量问题。速度接近主存，容量、位价接近辅存（虚拟内存技术） 。4.2 主存储器1、定义：主存储器又叫内存，是计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器。基本组成：见右图MAR：存储器地址寄存器，用以存放 CPU 欲访问内存单元的地址。MDR：存储器数据寄存器，用以存放 CPU 和内存之间交换的数据。2、主存中存储单元地址的分配：理解按字寻址和按字节寻址区别3、主存的技术指标和名词解释： 存储元（电路）：能够存储一位二进制位的基本电路，是存储器中最小的存储单位。1 个字节可由 8 个存储元电路串联存储。 存储单元：可存放一个机器字并具有特定
14、存储地址的存储单位。 存储字：一个存储单元所存二进制代码的逻辑单位。 存储字长：一个存储单元所存二进制代码的位数。 （主存）存储容量：主存能存放二进制代码的总位数。存储容量=存储单元个数 存储字长（位）= 存储单元个数存储字长/8 （字节）例：存储容量为 2104 位，则地址线根数为 10，数据线根数为 4 存储速度：存取周期= 存取时间+ 恢复时间存取时间：CPU 给出有效地址，启动一次存储器操作到完成该操作所需全部时间。存取周期：存储器进行连续两次独立的存储器操作所需要的最小时间间隔。 存储器带宽:单位时间内存储器存取信息的最大数量。提高存储器带宽的措施：缩短存取周期；增加存储字长；增加存
15、储体。 功耗：每个存储元消耗功率大小。 可靠性：对电磁场及温度变化等的抗干扰能力。4、半导体存储芯片：基本结构：具有记忆功能的存储矩阵、译码驱动电路、读/写电路等。译码驱动方式：线选法：用一根字线直接选中一个存储单元的各位，结构简单，只适用于容量不大的存储芯片；重合法：也称矩阵法。被选单元由行、列两部分译码，行、列译码线的交叉点即为所选单元。计算机组成原理5可大大节省器材用量，是最常用的译码驱动方式。5、随机存取存储器：静态 RAM（SRAM）：基本单元电路见 P77 图 4.11控制端：Ai：地址输入端；Di：数据输入/ 输出端；CS：片选信号，低有效；WE ：写允许信号，低电平写，高电平读；Vcc：电源端；GND：接地端。动态 RAM（DRAM）：基本单元电路见 P81 图 4.17&图 4.18靠电容存储电荷原理寄存信息，电容上存有足够多电荷为“1”，电容上无电荷为“0” 。动态 RAM 的刷新： 指对 DRAM 定期进行的全部重写过程；刷新的原因：电容泄漏会引起 DRAM 所存信息的衰减，需要及时补充。刷新的过程：先将原存信息读出，再由刷新放大器形成原信息并重新写入。刷新周期：对动态 RAM 的全部基本单元电路刷新一次的间隔时间
