《Cadence问题集.doc》由会员分享，可在线阅读，更多相关《Cadence问题集.doc（24页珍藏版）》请在金锄头文库上搜索。
1、Cadence问题集文档类型作者陈雷（共 页）UAV Flight Control & Embedded System Lab无人机飞控暨嵌入式技术实验室2014年9月4目 录1 概述1231 问题1.1 元器件放置元件修改后无法添加到电路中，出现Part is out of date with respect to the design cache.use update cache to synchronize the part in the cache with the library的提示。解决方法如下：选择File目录树，点file.dsn前面的+，再点Design Cache前面的+
2、，找到你所出错的Part名称，designUpdate cache 一下就行了！1.2 元器件旋转元件有时需要旋转，解决方法如下：选中元件，按快捷键R即可。1.2 多个管脚的修改如何为多个管脚进行修改？解决方法如下：选中要修改的管脚，鼠标右键点击Edit properties 即可。1.3 在原理图中放置（多个）元件如何在原理图中放置元件/多个元件？解决方法如下： 先激活原理图，鼠标点击Place Part,或者快捷键P也可以。1.4画出任意角度的线如何在原理图中画出任意角度的线？解决方法如下：画线时按住Shift即可。1.5两个较远距离的线连接 在两个较远距离的线除了用导线连接外还有什么方法
3、连接？解决方法如下：在同一个原理图中，用鼠标点击Place，选择Net Alias即可。1.6 在整个工程文件中进行浏览 有时需要浏览整个工程文件来查找错误，该怎么操作？解决方法如下： 先选中.dsn文件，鼠标点击EditBrowseParts。1.7 索引编号 如何设置索引编号？解决方法如下： 先选中.dsn文件，鼠标点击ToolsAnnotateReset Part Reference to“？”， 把编号取消,然后鼠标点击ToolsAnnotateIncremental Reference Update来重新编号即可。1.8电气规则检查 如何进行电气规则检查？解决方法如下： 先选中.ds
4、n文件，鼠标点击ToolsDesign Rules Check即可。1.9高速电路设计流程 原理图逻辑功能设计，生成net listPCB板数据库准备导入net list关键器件布局布线前仿真，解空间分析，约束设计，SI仿真，PI仿真，设计调整约束驱动布局，手工布局约束驱动布线，自动布线，手工拉线，可能需要调整层叠设计布线后仿真修改设计布线后验证设计输出，PCB板加工PCB板功能调试、测试性能。2.0 电路设计简化流程建零件库、焊盘、零件封装创建电路板、机械结构、尺寸、层叠结构预定义导入网表设定电气规则、线宽、线距、其他规则布局布线布线后调整、零件编号、丝印、DRC设计输出、gerber文件、
5、drill文件、图纸。2.1 allegro 出光绘文件出现的几个问题首先出光绘前要保证没有DRC错误出Gerber时提示如下错误:一：设置好光绘文件参数后，选择check dabase before artwork后，点击生成光绘时出现错误告警信息： database has errors:artwork generation cancled.please run dbdoctor.可行的解决方法：1.运行内部，或外部dbdoctor ,内部的在tools-database check 2.TOOLS-PADSTACK-modify design padstack。 在option中的pur
6、ge选ALL。 3.place-update symbols-选择器件并选择下方的update symbols padstacks选项 4.tools-padstack-refresh 上述4种方法过后，基本上能解决问题。二：WARNING: Shape at （XX XX) contains void at （XX XX) which touches another shape当该层不铺这块铜时可以正常出Gerber。这个主要是敷铜的问题，同一NET的两个独立的shape 重叠就会出现该错误告警。出 Gerber时 , Allegro不允许2个或更多 Dynamic 类型的形状彼此接触，即使
7、他们用相同的 netname。解决方法：对动态敷铜与静态敷铜重叠的，可视情况删除掉静态的，或者利用merge shape来将2个分立的shape合并成一块shape。打开shape boundary 可便于操作。三：在能成功生成gerber文件时，文件中可能存在的许多告警信息：WARNING: Segment with same start and end points at (67.0201 174.2666) will be ignored. Increasing output accuracy may allow segment to be generated.等。这个主要是底片精度设置
8、导致的问题。解决方法：1.通过调整gerber下的format设置精度。 2.检查设计文件中的shape参数下的void controls的artwork format设 置是否与底片中的类型一致。 3.设计文件在准备输出gerber文件时的单位必须和底片上的一致，否 则还是可能会照常出现问题。 1、 更新封装 封装修改后，在allegro下palce-update symbols。在package symbol下选择要更新的封装。 注意勾选 update symbol padstacks Ignore FIXED property。2、如何批量放置VIA？比方在TOP层铺了一片铜到地，然后想
9、规则的放置一批VIA将表面铺铜区连接到地层，能不能自动完成啊？手动放很麻烦也不均与，影响美观CopyFind勾選ViaOption填寫數量，間距。1. Allegro中我设置了highlight的颜色为白色，但选中后颜色是白蓝相间的，很不方便查看。是什么地方需要设置。答：setup/user preferences/display/display_nohilitefont 这个选项打勾就行了。2. 不小心按了Highlight Sov后部分线高亮成白色，怎样取消？答：这个是用来检查跨分割的，取消的办法是：如果是4层板的话，在电源层跟地层都铺上地网络，然后再按Highlight Sov刷新即可。
10、3. 如何更改Highlight高亮默认颜色？答：可以在Display-Color/Visibility-Display-Temporary Highlight里修改即可，临时修改颜色可以点Display-Assign Color来实现。4. 如实现Highlight高亮部分网络，而背景变暗，就像Altium Designer那样？答：可以在Display-Color/Visibility-Display-Shadow Mode打开该模式，并且选中Dim active layer即可。5. 快速切换层快捷键答：可以按数字区里的“-”或“+”来换层。6. OrCAD跟Allegro交互时，出现W
11、ARNING CAP0072 Could not find component to highlight错误等？答：OrCAD输出网表，Allegro导入网表，确保两者对的上号，然后在Orcad选中元件，再右键Editor Select，即可在Allegro中选中该元件；反过来，在Allegro中要先Highlight某元件，在Orcad中变会选中该元件。1.ORcad :首先打开orcad和allegro分别占1/2的窗口界面。然后orcad中 Tools/creatnetlist/PCB Editor中Create PCB Editor Netlist下的Options中设置导出网表的路径
12、。然后确定导出网表。2.Allegro:Files/Import/Logic/ 最底下的Import directory中设置刚才导出网表的路径。然后导入即可，只要不出现error即可。3.操作互动：首先在allegro中选中高亮display/Highlight，然后到orcad中选中一个元件或者引脚哪么对应的allegro中旧高亮显示了。当然了选中Dehighlight就可以不高亮显示了。7. 关于盲孔及埋孔B/B Via的制作方法？答：可先制作通孔Thru via，然后Setup-B/B via definitions-Define B/B via，如下图，完成后，再在Constrain
13、t Manager-Physical-all layers-vias里添加B/B Via即可。8. 在用Router Editor做BGA自动扇出时，遇到提示无法找到xxx解决方法？答：路径里不能有中文或者空格 。9. 在制作封装时,如何修改封装引脚的PIN Number？答：Edit-Text，然后选中PIN Number修改即可。10. 对于一些机械安装孔，为什么选了pin后，选中老是删除不了？答：因为这些Mechanical Pin属于某个Symbol的，在Find里选中Symbols，再右键该机械孔，点Unplace Component即可。11. 在OrCAD里用Off Page C
14、onnector为什么没起到电气连接的作用？答：先科普下：1.off_page connector确实是用在不同页间比较合适，同一页中可以选择用连线，总线或者Place net alias来连通管脚，没有见过在同一页中用off_page connector的。2.off_page connector在电气特性上是没有方向性的，但是在制图时，为了人看方便，所以使用的双向信号和单向信号的符号还是不同的，这是为了让人知道它是输入还是输出。电气特性的连接是在芯片做原理图封装时，对管脚定义时形成的。原因分析：Off Page Connector用于平坦式电路图中多页面原理图电气连接（这些原理图必须从属于同一个Parent Sheet Symbol）。如下图所示才算同一个Parent sheet symbol。12. 如何将两块电路板合成一块？答：先将电路板A导出
