《大规模集成电路一二章作业》由会员分享，可在线阅读，更多相关《大规模集成电路一二章作业（4页珍藏版）》请在金锄头文库上搜索。
1、 郭小明 2011060100010 大规模集成电路一二章作业第一章作业 1、集成电路是哪一年有谁发明的？答：1958 年的 Texas Instruments（美国德州仪器）公司的 Jack Kilby 发明的，基于锗材料采用单管互连方法制作了一个简单的振荡器，可以使认为第一块雏形集成电路，1959 年申请小型化电子电路的专利，并于 2000 年获得诺贝尔物理学奖。2、诺伊斯对集成电路的主要贡献是什么？答： 1959 年提出的发明平面工艺技术和 PN 结隔离技术奠定了半导体集成电路的基础，美国仙童公司的 Robert Noyce 结合其同事 Jean Hoerni 发明的刻蚀氧化工艺，在电路
2、上淀积金属薄层进行电路连接，使得复杂集成电路成为可能，并在 1959 年突出平面型晶体管之后，1961 年推出用平面工艺制造出的第一块双极型集成电路，从此旋开了集成电路的新篇章。1968 年 7 月，Robert Noyce 和 Gordon Moore，离开 Fairchild 公司，建立 Intel。2000 年，Jack Kilby， Robert Noyce 获得 Nobel 物理奖。3、MOS 场效应管是哪年出现的？1960 年 Jhon Atalla 和 Dawon Kahng 发明了 MOS 场效应晶体管， 1962 年美国的 RCA公司研制出 MOS 场效应晶体管，并于 196
3、3 年研制出第一块 MOS 集成电路。4、集成电路的发展规律是由谁总结提出来的，具体规律是什么摩尔定律是由英特尔（Intel）创始人之一 戈登 摩尔（Gordon Moore）提出来的。其内容为：当价格不变时，集成电路上可容纳的晶体管数目，约每隔 18 个月便会增加一倍，性能也将提升一倍。换言之，每一美元所能买到的电脑性能，将每隔 18 个月翻两倍以上。这一定律揭示了信息技术进步的速度。5、叙述集成电路的层次设计步骤层次化设计是大规模集成电路设计中最广泛使用的方法，可以简化设计的复杂性。层次化设计分为自顶向下和自底向上两种方法。层次设计奖设计目标分为不同的层次级别，针对设计对象的不同，划分为不
4、同的设计区域，如器件（版图级） 、电路级、门级、模块（寄存器级） 、系统级。设计域的划分时针对不同的设计描述方式确定的，相当于抽象设计表示方法，整个层次分为行为域、结构域和几何域。对于一个复杂的数字 IC 来说，自顶向下的设计方法，可以分成如下几个步骤完成（1） 系统描述（行为级设计）：讲用户需求转换为胸膛呢设计说明的过程，给出电路系统的具体要求，如速度、功耗、可靠性、采用的工艺、开发费用和开发周期等，作为电路系统设计过程的约束条件。（2） 抽取高层模型：先借助于硬件描述语言进行算法设计和描述，依据高度抽象的模型库，讲系统划分为子系统或模块的集合，各子系统之间通过数据流和控制流相互连接。然后通
5、过寄存器传输机设计奖系统设计算法实体化，将子系统或模块的算法描述转换成实现其功能所采用的实际硬件，如寄存器、组合逻辑、多路转换器等，同时进行系统综合优化。（3） 逻辑组合：就是将门、触发器等功能进一步细化，转化成只包含基本门与触发器的逻辑电路（4） 电路设计：将门、触发器转换成晶体管、电阻、电容等基本的元件及连线，可以同时考虑电学及电路性能，并行进行电路分析（5） 物理设计：将晶体管、电阻、电容及连线转换成几何图形，进行电路参数提取及验证。自底向上的设计过程是系统划分和分解的基础上，先进行单元（门级）的电路和版图设计，在单元精心设计后逐步向上进寄存器传输级功能模块、子系统设计直至最终的系统集成
6、。自底向上的优点是可以保准局部最优，对单元的精心设计能够为更高层次的系统设计提供良好的基础，但是自底向上的设计过程缺乏全局观点的问题，没有考虑整个系统的设计要求。第二章作业1、集成电路的加工有哪些基本工艺？答：平面工艺基础：热氧化工艺、扩散工艺、淀积工艺和光刻工艺2、简述光刻工艺过程及作用答：光刻工艺作用：掩膜版图形通过曝光复制到硅片表面光刻胶上，形成光刻图像，刻蚀未被光刻胶覆盖的部分并去胶。光刻机：接触式光刻机、接近式光刻机和投影式光刻机。掩膜版制备：制版系统分为图形处理系统和图形发生器。光刻过程：在涂上光刻胶之前先进行热氧化处理，淀积一层绝缘的氮化硅薄膜，增加光刻胶与硅片之间的粘附性，以及
7、防止湿法腐蚀时产生。光刻胶用甩胶机涂覆在硅片上。由于光刻胶中有溶剂，需要在 80 度左右的烘箱中进行烘干。因为集成电路制造是逐层加工的，每次光刻时都要将掩膜版与硅片上的对中记号，保证掩膜版上的图形与硅片上已加工的各层图形套准。将高压银灯 G 线或 I 线痛过掩膜版照射硅片上的感光胶，使光刻胶获得与掩膜图形相同的感光图形。将曝光后的硅片浸泡到特定的显影液中，控制时间使光刻胶的曝光部分被溶解掉。掩膜上的图形就被复制到光刻胶上。在 120 度-200 度的温度下烘干残留在光刻胶中的有机溶液，提高光刻胶和硅片的粘接性及光刻胶的耐腐蚀性。以复制到光刻胶上的图形作为掩膜，下层材料进行腐蚀，图形被复制到下层
8、材料商。最后去除光刻胶。3、简述双阱 CMOS 集成电路工艺加工过程？ 双阱 CMOS 工艺主要步骤如下。1、衬底准备：衬底氧化，生长 Si3N4。2、光刻 P 阱，形成阶版：在 P 阱区腐蚀 Si3N4，P 阱注入。3、去光刻胶，P 阱扩散并牛长 SiO2。4、腐蚀 Si3N4，N 阱注入并扩散：。5、有源区衬底氧化：生长 Si3N4，有源区光刻和腐蚀，形成有源区版。6、N 管场注入光到：N 管场注入。7、场区氧化：肯源区 Si3N4 和 SiO2 腐蚀，栅氧化，沟通掺杂(闭值电压调节注入)。8、多晶硅淀积、掺杂、光刻和腐蚀，形成多晶硅版。9、NMOS 管光刻和注入硼，形成 N+版。10、P
9、MOS 管光刻和注入磷，形成 P+版。11、硅片表面生长 SiO2 薄膜。12、接触孔光到，接触孔腐蚀。13、淀积铝，反刻铝形成铝连线。4、MOS 晶体管什么类型？MOS 晶体管分为 PMOS、NMOS、二极管。5、版图设计的过程分为那几步？通常情况下，整个版图设计可分为划分（Partition） 、布图规划（ Floor-planning） 、布局（Placement） 、布线（Routing）和压缩（Compaction） 。1、划分：对于一个大的电路系统，其芯片上将会包含上一亿个晶体管，为了降低设计复杂性，通常把整个电路划分成若干个模块（5-25 个左右） ，将处理问题的规模缩小。划分时
10、要考虑的因素包括模块的大小、模块的数目和模块之间的连线数等。2、布图规划：布图规划的任务是要为每一个模块和整个芯片选择一个好的布图方案。据模块包含的器件数估计其面积，再根据该模块和其它模块的连接关系以及上一层模块或芯片的形状估计该模块的形状和相对位置。其优化目标是：电路性能，包括时延，噪声、串扰等，同时考虑 P/G、Clock 、Bus、Interconnect 的可布性。布图规划中的模块为软模块。由于它比较复杂，常常由设计者手工完成。3、布局：布局的任务是要确定模块在芯片上的准确位置，其目标是在满足时延要求的前提下，尽量减小布线拥挤度、连线总长、芯片面积等。布局完成通常分为初始布局和改进布局
11、。一般情况下，在初试布局时用构造方法给出布局问题的初始解；然后，通过迭代改进优化布局的结果。由于布局时还未做实际布线，无法评价布局的质量。如果布线区分配不合理，可能造成布线的失败，使得重新布局。另外，随着深亚微米工艺的发展，作为主要约束条件，在布局阶段还需要估计关键路径的时延。目前实用的布局算法大都属于时延驱动的布局算法。4、布线：该阶段的首要目标就是百分百地完成模块间的互联，其次是完成布线的前提下进行优化布线结果。如提高电性能，减少通孔数等。对于布线区非预先设置的布图模式，如积木块和门海模式等，首先要划分和定义布线区域，有时候要对布线区域进行排序。目前定义多边形布线区域。布线分为：总体布线和
12、详细布线，前者完成合理线网的分配，后者最终确定连线的具体位置。采用两步布线总体上简化布线问题，提供布线成功率。5、压缩：压缩是布线完成后的优化处理过程，它试图进一步减少芯片的面积，目前常用的有一维和二维压缩，较为成熟的是一维压缩技术。在压缩过程中必须保证单元相对位置不变、线网连接性不变、版图几何图形间不违反设计规则。6、设 MOS 电路中某层的电阻率 =1cm,该层厚度是 1m,试计算：（1）有这层材料制作的长度为 55m、宽度为 5m的电阻值（2）若使用方块电阻的概念，计算该材料的方块电阻值？答： R=* （L / W*d ） =(/ d )*(L/W )其中， 为电阻率，L，W，和 d 分别为导体的长，宽和厚度（薄层的厚度） 。如果W=L，则 R =/ d，称为方块电阻。R=* （L / W*d ） =(/ d )*(L/W ) = 1cm/1 m* 55m/5m = 11*104R = / d = 1cm/1 m = 1*104
