计算机组成原理练习题一套 含答案

《计算机组成原理练习题一套 含答案》由会员分享，可在线阅读，更多相关《计算机组成原理练习题一套 含答案（8页珍藏版）》请在金锄头文库上搜索。

1、计算机组成原理试题 一、选择题（共 20 分，每题 1 分） 1零地址运算指令在指令格 式中不给出操作数地址，它的操作数来自_。 A立即数和栈顶； B暂存器； C栈顶和次栈顶； D累加器。 2_可区分存储单元中存放的是指令还是数据。 A存储器； B运算器； C控制器； D用户。 3所谓三总线结构的计算机是指_。 A地址线、数据线和控制线三组传输线。 BI/O 总线、主存总统和 DMA 总线三组传输线； CI/O 总线、主存总线和系统总线三组传输线； D设备总线、主存总线和控制总线三组传输线 。 4某计算机字长是 32 位，它的存储容量是 256KB，按字编址，它的寻址范围是_。 A128K；

2、B64K； C64KB； D128KB。 5主机与设备传送数据时，采用_，主机与设备是串行工作的。 A程序查询方式； B中断方式； CDMA 方式； D通道。 6在整数定点机中，下述第_种说法是正确的。 A原码和反码不能表示 -1，补码可以表示 -1； B三种机器数均可表示 -1； C三种机器数均可表示 -1，且三种机器数的表示范围相同； D三种机器数均不可表示 -1。 7变址寻址方式中，操作数的有效地址是_。 A基址寄存器内容加上形式地址（位移量） ； B程序计数器内容加上形式地址； C变址寄存器内容加上形式地址； D以上都不对。8向量中断是_。 A外设提出中断； B由硬件形成中断服务程序入

3、口地址； C由硬件形成向量地址，再由向量地址找到中断服务程序入口地址D以上都不对。 9一个节拍信号的宽度是指_。 A指令周期； B机器周期； C时钟周期； D存储周期。 10将微程序存储在 EPROM 中的控制器是_控制器。 A静态微程序； B毫微程序； C动态微程序； D微程序。 11隐指令是指_。 A操作数隐含在操作码中的指令； B在一个机器周期里完成全部操作的指令； C指令系统中已有的指令； D指令系统中没有的指令。 12当用一个 16 位的二进制数表示浮点数时，下列方案中第_种最好。 A阶码取 4 位（含阶符 1 位） ，尾数取 12 位（含数符 1 位） ； B阶码取 5 位（含阶符

4、 1 位） ，尾数取 11 位（含数符 1 位） ； C阶码取 8 位（含阶符 1 位） ，尾数取 8 位（含数符 1 位） ； D阶码取 6 位（含阶符 1 位） ，尾数取 12 位（含数符 1 位） 。 13DMA 方式_。 A既然能用于高速外围设备的信息传送，也就能代替中断方式； B不能取代中断方式； C也能向 CPU 请求中断处理数据传送； D内无中断机制。 14在中断周期中，由_将允许中断触发器置“0” 。 A关中断指令； B机器指令； C开中断指令； D中断隐指令。 15在单总线结构的 CPU 中，连接在总线上的多个部件_。 A某一时刻只有一个可以向总线发送数据，并且只有一个可以从

5、总线接收数据； B某一时刻只有一个可以向总线发送数据，但可以有多个同时从总线接收数据； C可以有多个同时向总线发送数据，并且可以有多个同时从总线接收数据； D可以有多个同时向总线发送数据，但可以有一个同时从总线接收数据。 16三种集中式总线控制中，_方式对电路故障最敏感。 A链式查询； B计数器定时查询； C独立请求； D以上都不对。 17一个 16K8 位的存储器，其地址线和数据线的总和是_。 A48； B46； C17； D22 18在间址周期中，_。 A所有指令的间址操作都是相同的； B凡是存储器间接寻址的指令，它们的操作都是相同的； C对于存储器间接寻址或寄存器间接寻址的指令，它们的操

6、作是不同的；D以上都不对。 19下述说法中_是正确的。 AEPROM 是可改写的，因而也是随机存储器的一种； BEPROM 是可改写的，但它不能用作为随机存储器用； CEPROM 只能改写一次，故不能作为随机存储器用； DEPROM 是可改写的，但它能用作为随机存储器用。 20打印机的分类方法很多，若按能否打印汉字来区分，可分为_。 A并行式打印机和串行式打印机； B击打式打印机和非击打式打印机； C点阵式打印机和活字式打印机； D激光打印机和喷墨打印机。 二、填空（共 20 分，每空 1 分） 1设浮点数阶码为 8 位（含 1 位阶符） ，尾数为 24 位（含 1 位数符） ，则 32 位二

7、进制补码浮点规格化数对应的十进制真值范围是：最大正数为 A ，最小正数为 B ，最大负数为 C ，最小负数为 D 。 2指令寻址的基本方式有两种，一种是 A 寻址方式，其指令地址由 B 给出，另一种是 C 寻址方式，其指令地址由 D 给出。 3在一个有四个过程段的浮点加法器流水线中，假设四个过程段的时间分别是T1 = 60nsT2 = 50nsT3 = 90nsT4 = 80ns。则加法器流水线的时钟周期至少为A 。如果采用同样的逻辑电路，但不是流水线方式，则浮点加法所需的时间为 B 。 4一个浮点数，当其尾数右移时，欲使其值不变，阶码必须 A 。尾数右移 1 位，阶码 B 。 5存储器由 m

8、（m1，2，4，8）个模块组成，每个模块有自己 A 和 B 寄存器，若存储器采用 C 编址，存储器带宽可增加到原来的 D 倍。 6按序写出多重中断的中断服务程序包括 A 、 B 、 C 、 D 和中断返回几部分。 三、名词解释(共 10 分，每题 2 分) 1微操作命令和微操作 2快速缓冲存储器 3基址寻址 4流水线中的多发技术 5指令字长 四、计算题（5 分） 设机器数字长为 8 位（含 1 位符号位） ，设 A9/64，B-13/32，计算A+B补，并还原成真值。 五、简答题（共 20 分） 1异步通信与同步通信的主要区别是什么，说明通信双方如何联络。 （4 分） 2为什么外围设备要通过接

9、口与 CPU 相连？接口有哪些功能？（6 分） 六、问答题（共 15 分） 1设 CPU 中各部件及其相互连接关系如下图所示。图中 W 是写控制标志，R 是读控制标志，R1 和 R2 是暂存器。 （8 分）（1）假设要求在取指周期由 ALU 完成 (PC)+1PC 的操作（即 ALU 可以对它的一个源操作数完成加 1 的运算） 。要求以最少的节拍写出取指周期全部微操作命令及节拍安排。 （2）写出指令 ADD #（#为立即寻址特征，隐含的操作数在 ACC 中）在执行阶段所需的微操作命令及节拍安排。 2DMA 接口主要由哪些部件组成？在数据交换过程中它应完成哪些功能？画出 DMA 工作过程的流程图

10、（不包括预处理和后处理） 七、设计题（10 分） 设 CPU 共有 16 根地址线，8 根数据线，并用 MREQ 作访存控制信号（低电平有效） ，用 WR作读写控制信号（高电平为读，低电平为写） 。现有下列芯片及各种门电路（门电路自定） ，如图所示。画出 CPU 与存储器的连接图，要求： （1）存储芯片地址空间分配为：最大 4K 地址空间为系统程序区，相邻的 4K 地址空间为系统程序工作区，最小 16K 地址空间为用户程序区； （2）指出选用的存储芯片类型及数量； （3）详细画出片选逻辑。 （1）主存地址空间分配： 6000H67FFH 为系统程序区； 6800H6BFFH 为用户程序区。 （

11、2）合理选用上述存储芯片，说明各选几片？ （3）详细画出存储芯片的片选逻辑图。答案： 一、选择题（共 20 分，每题 1 分） 1C 2C 3B 4B 5A 6B 7C 8C 9C 10A 11D 12B 13B 14D 15B 16A 17D 18C 19B 20C 二、填空（共 20 分，每空 1 分） 1 A2127(1-223) B2129 C2128(-21-223) D-21272A顺序 B程序计数器 C跳跃 D 指令本身3A90ns B280ns 4AA增加 B加 1 5A地址 B数据 C模 m Dm 6A保护现场 B开中断 C设备服务 D恢复现场 三、名词解释(共 10 分，每

12、题 2 分) 1微操作命令和微操作 答：微操作命令是控制完成微操作的命令；微操作是由微操作命令控制实现的最基本操作。2快速缓冲存储器答：快速缓冲存储器是为了提高访存速度，在 CPU 和主存之间增设的高速存储器，它对用户是透明的。只要将 CPU 最近期需用的信息从主存调入缓存，这样 CPU 每次只须访问快速缓存就可达到访问主存的目的，从而提高了访存速度。 3基址寻址 答：基址寻址有效地址等于形式地址加上基址寄存器的内容。 4流水线中的多发技术 答：为了提高流水线的性能，设法在一个时钟周期（机器主频的倒数）内产生更多条指令的结果，这就是流水线中的多发技术。 5指令字长 答：指令字长是指机器指令中二

13、进制代码的总位数。 四、 （共 5 分） 计算题 答：A+B补1.1011110， A+B （-17/64） A-B补1.1000110， A-B （35/64） 五、简答题（共 20 分） 1 （4 分）答： 同步通信和异步通信的主要区别是前者有公共时钟，总线上的所有设备按统一的时序，统一的传输周期进行信息传输，通信双方按约定好的时序联络。后者没有公共时钟，没有固定的传输周期，采用应答方式通信，具体的联络方式有不互锁、半互锁和全互锁三种。不互锁方式通信双方没有相互制约关系；半互锁方式通信双方有简单的制约关系；全互锁方式通信双方有完全的制约关系。其中全互锁通信可靠性最高。2 （6 分，每写出一

14、种给 1 分，最多 6 分） 答：外围设备要通过接口与 CPU 相连的原因主要有： （1）一台机器通常配有多台外设，它们各自有其设备号（地址） ，通过接口可实现对设备的选择。 （2）I/O 设备种类繁多，速度不一，与 CPU 速度相差可能很大，通过接口可实现数据缓冲，达到速度匹配。 （3）I/O 设备可能串行传送数据，而 CPU 一般并行传送，通过接口可实现数据串并格式转换。 （4）I/O 设备的入/出电平可能与 CPU 的入/出电平不同，通过接口可实现电平转换。（5）CPU 启动 I/O 设备工作，要向外设发各种控制信号，通过接口可传送控制命令。（6）I/O 设备需将其工作状况（“忙” 、

15、“就绪” 、 “错误” 、 “中断请求”等）及时报告CPU，通过接口可监视设备的工作状态，并保存状态信息，供 CPU 查询。 可见归纳起来，接口应具有选址的功能、传送命令的功能、反映设备状态的功能以及传送数据的功能（包括缓冲、数据格式及电平的转换） 。 六、 （共 15 分）问答题 1 （8 分）答： （1）由于 (PC) + 1PC 需由 ALU 完成，因此 PC 的值可作为 ALU 的一个源操作数，靠控制 ALU 做1 运算得到 (PC) + 1，结果送至与 ALU 输出端相连的 R2，然后再送至 PC。 此题的关键是要考虑总线冲突的问题，故取指周期的微操作命令及节拍安排如下： T0 PCMAR，1R T1 M(MAR)MDR，(PC)