5异步时序逻辑电路

《5异步时序逻辑电路》由会员分享，可在线阅读，更多相关《5异步时序逻辑电路（55页珍藏版）》请在金锄头文库上搜索。

1、第五章 异步时序逻辑电路,5.1 异步时序逻辑电路模型,异步时序逻辑电路中没有统一的时钟脉冲信号，电路状态的改变是外部输入信号变化直接作用的结果。 根据电路结构和输入信号形式的不同，异步时序逻辑电路可分为脉冲异步时序逻辑电路和电平异步时序逻辑电路两种类型。 根据输入和输出之间的关系不同，Mealy型和Moore型两种结构模型。,脉冲异步时序逻辑电路,（1）结构 脉冲异步时序电路的一般结构如图 图中，存储电路可由时钟控制触发器或非时钟控制触发器组成。,（2）输入信号的形式与约束 输入信号为脉冲信号； 输入脉冲的宽度必须保证触发器可靠翻转； 输入脉冲的间隔必须保证前一个脉冲引起的电路响应完全结束后

2、,后一个脉冲才能到来； 不允许两个或两个以上输入端同时出现脉冲。 理由：因为客观上两个或两个以上脉冲是不可能准确地“同时”的，在没有时钟脉冲同步的情况下，由不可预知的时间延迟造成的微小时差，可能导致电路产生错误的状态转移。,注意 由于不允许两个或两个以上输入端同时出现脉冲，加之输入端无脉冲出现时，电路状态不会发生变化。因此，对n个输入端的电路，其一位输入只允许出现n+1种取值组合，其中有效输入种取值组合为n种。即只需考虑各自单独出现脉冲的n种情况，而不像同步时序逻辑电路中那样需要考虑2n种情况。 例如，假定电路有x1、x2和x3共3个输入，并用取值1表示有脉冲出现，则一位输入允许的输入取值组合

3、只有000、001、010、100共4种，其中有效输入取值组合只有后3种情况。,（3）输出信号的形式 脉冲异步时序逻辑电路的输出信号可以是脉冲信号也可以是电平信号。 若电路结构为Mealy型，则输出为脉冲信号 因为输出不仅是状态变量的函数，而且是输入的函数，所以，输出一定是脉冲信号。 若电路结构为Moore型，则输出是电平信号。 因为输出仅仅是状态变量的函数，所以，输出值被定义在两个间隔不定的输入脉冲之间，即由两个输入脉冲之间的状态决定。,5.2 脉冲型异步时序逻辑电路分析和设计,5.2.1 脉冲异步时序逻辑电路的分析 分析步骤： （1） 写出电路的输出函数和激励函数表达式； （2） 列出电路

4、次态真值表或次态方程组； （3）作出状态表和状态图； （4）用文字描述电路的逻辑功能（必要时画出时间图）。,脉冲异步时序逻辑电路分析与同步时序逻辑电路的主要区别： （1）当存储元件采用时钟控制触发器时，对触发器的时钟控制端应作为激励函数处理。 分析时应特别注意触发器时钟端何时有脉冲作用，仅当时钟端有脉冲作用时，才根据触发器的输入确定状态转移方向，否则，触发器状态保持不变。 （2）由于不允许两个或两个以上输入端同时出现脉冲，加之输入端无脉冲出现时，电路状态不会发生变化。因此，分析时可以排除这些情况，从而使分析过程和使用的图、表得以简化。,例5.1 分析如图所示的脉冲异步时序电路。,解： 第一步

5、列出激励函数和输出函数表达式 D2=Q2 CP2=xQ1 D1=Q2 CP1=x Z=Q2Q1x,第二步 做状态真值表,0,0,1,1,1,0,1 0,1 0,1,1,0,1,1 0,0 0,1,1,0,1,1 1,1 1,1,1,0,0,1 1,0 1,0,1,注意： 何时有脉冲作用？ 触发器状态只有在脉冲作用下才会发生相应改变，否则保持不变！,0,0,0,1,第三步 做状态转移表和状态图,第四步 功能说明 该电路为一个三进制计数器。 当进入“10”状态时，电路处于挂起状态，需要进行调整,例5.2 分析如图所示的脉冲异步时序逻辑电路。,解： 第一步 写出激励函数和输出函数表达式，该触发器为非

6、钟控RS触发器，故不需分析CP时钟脉冲。,第二步 列状态真值表,0,0,0,1,1,1,0,0,0,0,0,0,1,0,1,1,0,0,1,0,1,0,1,1,0,0,0,1,注意： 脉冲异步电路不允许两个脉冲同时输入，因而2个输入脉冲，应有3种输入组合，其中2种有效输入组合，即10和01,第三步 列状态表和状态图,注意： 由于在状态真值表中，只分析了x1x2取值为01和10的两个状态，在x1x2取值为00和11时应如何处理?,1/1,d/d,0/0,1/0,1/0,d/d,0/0,0/0,保持不变,做无关项处理,第四步 功能描述 X1脉冲检测器,练习 分析如图所示异步脉冲时序电路。,例5.3

7、 分析如图所示的脉冲异步时序逻辑电路。,解：该电路由两个J-K触发器和一个与门组成 有一个输入端x和一个输出端Z，输出是输入和状态的函数，属于Mealy型脉冲异步时序电路。 （1）写出输出函数和激励函数表达式 Z=xy2y1 J2=K2=1； C2=y1 J1=K1=1； C1=x,（2）列出电路次态真值表,1,1,1,1,1,1,0,1,1,0,0,0,0,0,1,1,0,1,1,0,注意： 何时有脉冲作用？ 状态发生转移的时机？ 脉冲作用下，且为负跳变的瞬间！,（3）作出状态表和状态图 根据次态真值表和输出函数表达式，可作出该电路的状态表、状态图。,（4）画出时间图并说明电路逻辑功能 为了

8、进一步描述该电路在输入脉冲作用下的状态和输出变化过程，可根据状态表或状态图分析出该电路的时间图。 由状态图和时间图可知，该电路是一个模4加1计数器，当收到第四个输入脉冲时，电路产生一个进位输出脉冲。,例5.4 分析如图所示的脉冲异步时序逻辑电路。,解： 第一步： 列出激励函数和输出函数表达式,0,0,0,0,1,1,1,1,1,1,1,1,1,1,1,1,0,1,1,1,1,0,1,1,1,1,1,1,1,1,0,0,1,1,0,1,0,1,1,0,1,1,1,1,1,1,1,1,0,1,0,1,0,1,1,0,1,0,1,1,1,1,1,1,1,1,0,0,0,1,0,1,0,0,1,0,1

9、,1,1,1,1,1,1,1,0,1,1,0,0,1,1,1,0,0,1,1,1,1,1,1,1,1,0,0,1,0,0,1,0,1,0,0,1,1,1,1,1,1,1,1,0,1,0,0,0,1,1,0,0,0,1,1,1,1,1,1,1,1,0,0,0,0,0,1,第二步 列出状态转移真值表（）,注意： 当CP为下降沿时，触发器状态才会发生相应改变，否则保持不变！,请同学们将表格补全,第三步 画出状态表和状态图 第四步 功能描述 模16加1计数器,1110,1111,0010,0011,0001,0100,0000,0101,0110,0111,1000,1001,1010,1011,11

10、00,1101,5.2.2 脉冲异步时序逻辑电路设计,1、设计 脉冲异步时序逻辑电路设计的方法与同步时序逻辑电路设计大至相同。但由于在脉冲异步时序逻辑电路中没有统一的时钟脉冲信号，以及对输入脉冲信号的约束 ，所以在某些步骤的处理细节上有所不同。,应注意两个问题： 由于不允许两个或两个以上输入端同时为1（用1表示有脉冲出现），设计时可以作如下处理： 当有多个输入信号时，只需考虑多个输入信号中仅一个为1的情况，从而使问题的描述得以简化。 在确定激励函数和输出函数时，可将两个或两个以上输入同时为1的情况作为无关条件处理，从而有利于函数的简化。 当采用带时钟控制端的触发器时，触发器的时钟端应作为激励函

11、数处理。,各触发器的异步时序电路激励表,RS触发器,D触发器,JK触发器,T触发器,从表中可知，当要求触发器状态保持不变时，有两种不同的处理方法：一是令CP为d，输入端取相应值；二是令CP为0，输入端取任意值；若使触发器状态发生改变，输入端为相应值且CP取指必为1。,例如，当要使D触发器维持0不变时，可令CP为d，D为0；也可令CP为0，D为d。 显然，这将使激励函数的确定变得更加灵活，究竟选择哪种处理方法，应看怎样更有利于电路简化。 一般选CP为0，输入任意，因为这样显得更清晰。,2、步骤 设计过程与同步时序电路相同，具体如下： (1) 形成原始状态图和状态表； (2) 状态化简； (3)

12、状态编码； (4) 确定激励函数和输出函数； (5) 画逻辑电路图,例5.5 设计一个脉冲异步时序电路，该电路有3个输入x1、x2和x3，一个输出Z。当电路接收到输入脉冲序列x1-x2-x3时，输出Z由0变为1，其后出现输入脉冲x2时，输出Z才由1变为0。电路的典型输入、输出波形如图所示。,解：（类似于同步时序电路的序列检测器） 第一步 做原始状态图和状态表 首先，有典型序列可以看出，输入x序列为脉冲信号，但输出Z为电平信号，故电路采用Moore型电路设计。 设状态初始状态为A，若输入x1，则由B状态记忆，输入x2，创建新状态C，输入x3，有D状态记忆，且输出为1。 注意：三个输入，同一时刻只

13、有一个输入为有效值。,A/0,B/0,C/0,D/1,x1,x2,x3,x1 x3,x2,x3 x2,x1,x1,x3,x2,第二步 状态化简 该状态表已是最小化状态表。 第三步 状态编码 4个状态需由2位编码表示,第四步 确定激励函数和输出函数表达式,x1x2x3 y2y1,CP2=x1y1+x2,D2=x2y2y1,CP1=x1y2+x2y2+x3,CP1=x1,CP2,D2,CP1,D1,第五步 根据函数式画电路图。,例5.6 设计一个脉冲异步时序逻辑电路，该电路用来检测“X1-X2-X2”序列检测器，该电路仅在“X1-X2-X2” 序列出现时产生输出Z=1。,解： 第一步 做原始状态图

14、和原始状态表,C,A,B,x2/0,x1/0,x2/0,x2/1,x1/1,x1/0,第二步 状态化简 该状态表已为最简状态。 第三步 状态编码 A：00，B：01 ，C：10,第四步 求激励函数和输出函数表达式,CP2,D2,CP1,D1,第五步 根据函数式画图,例5.7 用T触发器作为存储器元件，设计一个异步模8计数器，该计数器对输入端x出现的脉冲进行计数，当收到第八个脉冲时，输出端Z=1。,解： 第一步 做原始状态图和原始状态表 由于本题状态十分清晰，故可得状态图如下,000,001,010,011,100,101,110,111,x/z,1/0,1/0,1/0,1/0,1/0,1/0,

15、1/0,1/1,第二步 确定激励函数和输出函数表达式,CP3,T3,CP2,T2,y3x y2y1,CP1,T1,第三步 根据函数式画图 CP3=xy2y1 T3=1 CP2=xy1 T2=1 CP1=x T1=1 Z=xy3y2y1,例5.8 用D触发器设计异步十进制计数器。计满第10个脉冲时，产生输出Z=1。,解： 第一步，做原始状态图和状态表,0000,0001,0010,0011,0100,1001,1000,0111,0110,0101,1/0,1/0,1/0,1/0,1/0,1/0,1/0,1/0,1/0,1/1,Q3Q2 Q1Q0,第二步 确定激励函数和输出函数,CP3,D3,CP0,D0,CP2,D2,Q3Q2 Q1Q0,CP1,D1,Q3Q2 Q1Q0,第三步 根据函数式画电路图,第四步 讨论 在无效状态时，是否会产生挂起状态？,0000,0001,0010,0011,0100,1001,1000,0111,0110,0101,1/0,1/0,1/0,1/0,1/0,1/0,1/0,1/0,1/0,1/1,1111,1110,1101,1100,1011,1010,练习 试用JK触发器完成