《课件：微机接口存储器》由会员分享，可在线阅读，更多相关《课件：微机接口存储器（106页珍藏版）》请在金锄头文库上搜索。
1、第7章 半导体存储器及其接口,教学重点 SRAM、ROM与CPU的连接,除采用磁、光原理的辅存外，其它存储器主要都是采用半导体存储器 本章介绍采用半导体存储器及其组成主存的方法,半导体存储器概述,存储系统的层次结构 1、存储系统的层次结构 是指把各种不同存储容量、存取速度和价格的存储器按层次结构组成多层存储器，并通过管理软件和辅助硬件有机组合成统一的整体，使所存放的程序和数据按层次分布在各种存储器中 2、常用的存储系统的层次结构 主要由高速缓冲存储器Cache、主存储器和辅助存储器组成，如图所示,存储器的分类 1、按存储介质分类 半导体存储器、磁表面存储器、光表面存储器 2、按存储器的读写功能
2、分类 随机存取存储器RAM：可读可写、断电丢失 只读存储器ROM：正常只读、断电不丢失 3、按用途分类 内存储器、外存储器 4、按在微机系统中的作用分类 主存储器、辅助存储器、高速缓冲存储器 5、按制造工艺 双极型：速度快、集成度低、功耗大 MOS型：速度慢、集成度高、功耗低,半导体存储器的分类,只读存储器ROM,掩膜ROM：信息制作在芯片中，不可更改 PROM：允许一次编程，此后不可更改 EPROM：用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程 EEPROM（E2PROM）：采用加电方法在线进行擦除和编程，也可多次擦写 Flash Memory（闪存）：能够快速擦写的EEPROM，但
3、只能按块（Block）擦除,随机读写存储器RAM分类,存储器的基本性能指标,1、存储容量 与地址线位数有关 （1）存储容量=存储器单元数每单元二进制位数 （2）换算关系： 与数据线位数有关 1KB=1024B 1MB=1024KB 1GB=1024MB 2、存取速度 （1）存取时间 （2）存取周期 3、可靠性，功耗，价格等,随机读写存储器： 静态RAM（SRAM）基本存储电路,动态RAM（DRAM） 动态RAM的刷新 为保持电容中的电荷不丢失，必须对动态RAM不断进行读出和再写入,动态RAM举例,只读存储器ROM,只读存储器（ROM）是一种工作时只能读出，不能写入信息的存储器。在使用ROM时，
4、其内部信息是不能被改变的，故一般只能存放固定程序，如监控程序、BIOS程序等。只要一接通电源，这些程序就能自动地运行,掩膜只读存储器,可编程只读存储器PROM,光可擦除可编程只读存储器EPROM,电可擦除可编程只读存储器E2PROM 一种可以用电擦除和编程的只读存储器 闪存Flash Memory,存储器与微处理器的连接,存储器的工作时序,存储器读周期,TA读取时间 从读取命令发出到数据稳定出现的时间 给出地址到数据出现在外部总线上 TRC读取周期 两次读取存储器所允许的最小时间间隔 有效地址维持的时间,存储器写周期,TW写入时间 从写入命令发出到数据进入存储单元的时间 写信号有效时间 TWC
5、写入周期 两次写入存储器所允许的最小时间间隔 有效地址维持的时间,8086存储器结构,分为偶地址存储体和奇地址存储器 偶地址存储体与D7D0连接，A0=0 奇地址存储体与D15D8连接,BHE*=0 如果低字节在偶地址存储体，高字节在奇地址存储体时，一个总线周期即可完成16位数据传送。,补充：半导体存储器芯片的结构, 存储体 存储器芯片的主要部分，用来存储信息 地址译码电路 根据输入的地址编码来选中芯片内某个特定的存储单元 片选和读写控制逻辑 选中存储芯片，控制读写操作, 存储体,每个存储单元具有一个唯一的地址，可存储1位（位片结构）或多位（字片结构）二进制数据 存储容量与地址、数据线个数有关
6、： 芯片的存储容量2MN 存储单元数存储单元的位数 M：芯片的地址线根数 N：芯片的数据线根数, 地址译码电路,单译码结构 双译码结构 双译码可简化芯片设计 主要采用的译码结构, 片选和读写控制逻辑,片选端CS*或CE* 有效时，可以对该芯片进行读写操作 输出OE* 控制读操作。有效时，芯片内数据输出 该控制端对应系统的读控制线 写WE* 控制写操作。有效时，数据进入芯片中 该控制端对应系统的写控制线,典型芯片举例： 随机存取存储器,静态RAM SRAM 2114 SRAM 6116,动态RAM DRAM 4116 DRAM 2164,静态RAM,SRAM的基本存储单元是触发器电路 每个基本存
7、储单元存储二进制数一位 许多个基本存储单元形成行列存储矩阵 SRAM一般采用“字结构”存储矩阵： 每个存储单元存放多位（4、8、16等） 每个存储单元具有一个地址,SRAM芯片2114,存储容量为10244 18个引脚： 10根地址线A9A0 4根数据线I/O4I/O1 片选CS* 读写WE*,功能,Intel2114静态存储器芯片的内部结构框图, 存储矩阵：Intel2114内部共有4096个存储电路，排成6464的短阵形式； 地址译码器：输入为10根线，采用两级译码方式，其中6根用于行译码，4根用于列译码； I/O控制电路：分为输入数据控制电路和列IO电路，用于对信息的输入输出进行缓冲和控
8、制； 片选及读写控制电路：用于实现对芯片的选择及读写控制。,各引脚的功能如下： A0-A9：10根地址信号输入引脚。 WE*： 读写控制信号输入引脚，当为低电平时，使输入三态门导通，信息由数据总线通过输入数据控制电路写入被选中的存储单元；反之从所选中的存储单元读出信息送到数据总线。 I/O1I/O4 ：4根数据输入输出信号引脚. CS*： 低电平有效，通常接地址译码器的输出端。 +5V： 电源。 GND：地。,SRAM 2114的读周期,TA读取时间 从读取命令发出到数据稳定出现的时间 给出地址到数据出现在外部总线上 TRC读取周期 两次读取存储器所允许的最小时间间隔 有效地址维持的时间,SR
9、AM 2114的写周期,TW写入时间 从写入命令发出到数据进入存储单元的时间 写信号有效时间 TWC写入周期 两次写入存储器所允许的最小时间间隔 有效地址维持的时间,6116 (2K 8 = 16KBIT),工作方式真值表,SRAM 6116,动态RAM,DRAM的基本存储单元是单个场效应管及其极间电容 必须配备“读出再生放大电路”进行刷新 每次同时对一行的存储单元进行刷新 每个基本存储单元存储二进制数一位 许多个基本存储单元形成行列存储矩阵 DRAM一般采用“位结构”存储体： 每个存储单元存放一位 需要8个存储芯片构成一个字节单元 每个字节存储单元具有一个地址,动态RAM举例,存储地址需要分
10、两批传送 行地址选通信号RAS*有效，开始传送行地址 随后，列地址选通信号CAS*有效，传送列地址，CAS*相当于片选信号 读写信号WE*读有效（高电平） 数据从DOUT引脚输出,DRAM芯片4116（与书2118同）,存储容量为16K1 16个引脚： 7根地址线A6A0 1根数据输入线DIN 1根数据输出线DOUT 行地址选通RAS* 列地址选通CAS* 读写控制WE*,DRAM 4116的读周期,DRAM 4116的写周期,存储地址需要分两批传送 行地址选通信号RAS*有效，开始传送行地址 随后，列地址选通信号CAS*有效，传送列地址 读写信号WE*写有效（低电平） 数据从DIN引脚进入存
11、储单元,DRAM 4116的刷新,采用“仅行地址有效”方法刷新 行地址选通RAS*有效，传送行地址 列地址选通CAS*无效，没有列地址 芯片内部实现一行存储单元的刷新 没有数据输入输出 存储系统中所有芯片同时进行刷新 DRAM必须每隔固定时间就刷新,DRAM芯片2164（同书4164）,存储容量为64K1 16个引脚： 8根地址线A7A0 1根数据输入线DIN 1根数据输出线DOUT 行地址选通RAS* 列地址选通CAS* 读写控制WE*,只读存储器,在微机系统的在线运行过程中，只能对其进 行读操作，而不能进行写操作的一类存储器,9.3 只读存储器,EPROM EPROM 2716 EPROM
12、 2764,EEPROM EEPROM 2717A EEPROM 2864A,EPROM,顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息 一般使用专门的编程器（烧写器）进行编程 编程后，应该贴上不透光封条 出厂未编程前，每个基本存储单元都是信息1 编程就是将某些单元写入信息0,EPROM芯片2732,2732 工作方式真值表,注：VPP为编程脉冲，可以为 +5V,+12.5v,+21V,+25V等,EPROM芯片2716,存储容量为2K8 24个引脚： 11根地址线A10A0 8根数据线DO7DO0 片选/编程CE*/PGM 读（写）OE* 编程电压VPP,功能,EPROM芯片2764
13、,存储容量为8K8 28个引脚： 13根地址线A12A0 8根数据线D7D0 片选CE* 编程PGM* 读写OE* 编程电压VPP,功能,EPROM芯片27256,EEPROM,用加电方法，进行在线（无需拔下，直接在电路中）擦写（擦除和编程一次完成） 有字节擦写、块擦写和整片擦写方法 并行EEPROM：多位同时进行 串行EEPROM：只有一位数据线,EEPROM芯片2817A,存储容量为2K8 28个引脚： 11根地址线A10A0 8根数据线I/O7I/O0 片选CE* 读写OE*、WE* 状态输出RDY/BUSY*,功能,EEPROM芯片2864A,存储容量为8K8 28个引脚： 13根地址
14、线A12A0 8根数据线I/O7I/O0 片选CE* 读写OE*、WE*,功能,半导体存储器与CPU的连接,这是本章的重点内容 SRAM、EPROM与CPU的连接 译码方法同样适合I/O端口,存储芯片与CPU的连接,存储芯片的数据线 存储芯片的地址线 存储芯片的片选端 存储芯片的读写控制线,存储器容量的形成与寻址 （1）用2114组成1K8位RAM,（2）用2114组成2K8位RAM,微处理器与存储器的连接 （1）CPU总线的带负载能力 （2）存储器与CPU之间的速度匹配 （3）数据线、地址分配和译码,1. 存储芯片数据线的处理,若芯片的数据线正好8根： 一次可从芯片中访问到8位数据 全部数据
15、线与系统的8位数据总线相连 若芯片的数据线不足8根： 一次不能从一个芯片中访问到8位数据 利用多个芯片扩充数据位 这个扩充方式简称“位扩充”,位扩充,多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数 其它连接都一样 这些芯片应被看作是一个整体 常被称为“芯片组”,2. 存储芯片地址线的连接,芯片的地址线通常应全部与系统的低位地址总线相连 寻址时，这部分地址的译码是在存储芯片内完成的，我们称为“片内译码”,片内译码,A9A0,存储芯片,3. 存储芯片片选端的译码,存储系统常需利用多个存储芯片扩充容量 也就是扩充了存储器地址范围 进行“地址扩充”，需要利用存储芯片的片选端对多个存储芯片（组
16、）进行寻址 这个寻址方法，主要通过将存储芯片的片选端与系统的高位地址线相关联来实现 这种扩充简称为“地址扩充”或“字扩充”,地址扩充（字扩充）,片选端常有效,令芯片（组）的片选端常有效 不与系统的高位地址线发生联系 芯片（组）总处在被选中的状态 虽简单易行、但无法再进行地址扩充，会出现“地址重复”,地址重复,一个存储单元具有多个存储地址的现象 原因：有些高位地址线没有用、可任意 使用地址：出现地址重复时，常选取其中既好用、又不冲突的一个“可用地址” 例如：00000H07FFFH 选取的原则：高位地址全为0的地址,高位地址译码才更好,译码和译码器,译码：将某个特定的“编码输入”翻译为唯一“有效输出”的过程 译码电路可以使用门电路组合逻辑 译码电路更多的是采用集成译码器 常用的2:4译码器：74LS139 常用的3:8译码器：74LS138 常用的4:16译码器：74LS15
