《东南大学电子信息工程第4章(3学时)半导体存储器》由会员分享，可在线阅读，更多相关《东南大学电子信息工程第4章(3学时)半导体存储器（59页珍藏版）》请在金锄头文库上搜索。
1、1,第4章 半导体存储器,教学重点: 半导体存储器的分类 半导体存储器与CPU的连接,2,微型计算机的结构示意图,存 储 器,I/O 接 口,输 入 设 备,I/O 接 口,数据总线 DB,控制总线 CB,地址总线 AB,输 出 设 备,CPU,3,时钟 复位 电路,IO/M RD WR ALE A19A8 AD7AD0 DEN DT/R CPU CLK READY RESET,STB OE DO 8282 DI 锁存器,B A 收发器 OE T 8286,AB RD WR DB RAM,CS DB RD WR I/O PORT,RD AB DB ROM,译码器,译码器,译码器,8086/80
2、88典型系统,半导体存储器,外部存储器,总线作用,4,4.1 半导体存储器概述,CPU,CACHE,主存（内存）,辅存（外存）,存储器是用来存储微型计算机工作时使用的信息（程序和数据）的部件，正是因为有了存储器，计算机才有信息记忆功能。 越靠近CPU的存储器速度越快而容量越小。,5,4.1.1 两大类内存、外存,内存存放当前运行的程序和数据。 特点：快，容量小，随机存取，CPU可直接访问。 通常由半导体存储器构成 RAM 掉电后信息丢失 外存存放非当前使用的程序和数据。 特点：慢，容量大，顺序存取/块存取。需调入内存后CPU才能访问。 通常由磁、光存储器构成，也可以由半导体存储器构成 磁盘、磁
3、带、CD-ROM、DVD-ROM、固态盘。 掉电后信息不丢失,6,寄存器组,高速缓存Cache,系统主存储器,硬盘,磁盘存储器,磁带存储设备,光盘存储设备,存储器分级组成,在CPU内部的通用寄存器,集成度小的 静态RAM,简称内存，用于存放运行的程序和数据,红区为半导体存储器,绿区其它介质存储器,7,半导体存储器,由能够表示二进制数“0”和“1”的、具有记忆功能的一些半导体器件组成。如触发器、MOS管的栅极电容等。 能存放一位二进制数的器件称为一个存储元。 若干存储元构成一个存储单元。,8,4.1.2 半导体存储器的分类,按使用属性 随机存取存储器RAM：可读可写、断电丢失 只读存储器ROM：
4、正常只读、断电不丢失,详细分类，请看图示,9,半导体存储器的分类,半导体 存储器,只读存储器 （ROM）,随机存取存储器 （RAM）,静态RAM（SRAM） 动态RAM（DRAM） 同步动态RAM（SDRAM）,掩膜式ROM 一次性可编程ROM（PROM） 紫外线擦除可编程ROM（EPROM） 电擦除可编程ROM（EEPROM） 闪存（FLASH）,详细展开，注意对比,10,4.1.3 半导体存储器的主要指标,容量：每个存储器芯片所能存储的二进制数的位数。 存储器容量单元数数据线位数（1、4或8位） 例：Intel 2114芯片的容量为1K4位，Intel 6264芯片为8K8位。 存取速度：
5、从CPU给出有效的存储器地址到存储器给出有效数据需要的时间。,11,六管静态RAM存储单元,6个MOS管组成； T1T4管组成双稳态触发器； T1、T2放大管； T3、T4负载管； T5、T6控制管； 存取速度快、集成度小、功耗 大； 6116（2K8位） 6264（8K8位）,4.2.1 静态RAM,12,半导体存储器芯片的结构, 存储体 存储器芯片的主要部分，用来存储信息 地址译码电路 根据输入的地址编码来选中芯片内某个特定的存储单元 片选和读写控制逻辑 选中存储芯片，控制读写操作,13, 存储体,每个存储单元具有一个唯一的地址，可存储1位或多位二进制数据; 存储容量与地址、数据线个数有关
6、： 芯片的存储容量2MN 存储单元数存储单元的位数 M：芯片的地址线根数; N：芯片的数据线根数。,14, 地址译码电路,15, 片选和读写控制逻辑,片选端CS*或CE* 有效时，可以对该芯片进行读写操作； 输出OE* 控制读操作。有效时，芯片内数据输出； 该控制端对应系统的读控制线； 写WE* 控制写操作。有效时，数据进入芯片中； 该控制端对应系统的写控制线。,16,SRAM芯片6116,读出逻辑： CS*=0, OE*=0, WE*=1 写入逻辑： CS*=0, OE*=1, WE*=0 高阻：CS*1,17,SRAM芯片6116,有2K8位=16384个存储位，2K表示芯片内的地址有11
7、位（A0A10），8位表示一个单元有8个二进制位； 6116芯片的工作方式：,18,SRAM芯片6264,存储容量为8K8 28个引脚： 13根地址线A12A0 8根数据线D7D0 片选CS1*、CS2 读写WE*、OE*,19,4.2.2 动态RAM,DRAM的基本存储单元是单个场效应管及其极间电容； 必须配备“读出再生放大电路”进行刷新； 每次同时对一行的存储单元进行刷新； DRAM一般采用“位结构”存储体： 每个存储单元存放一位； 需要8个存储芯片构成一个字节单元； 每个字节存储单元具有一个地址。,20,动态RAM的基本单元,动态RAM是以MOS管栅极电容是否充有电荷来存储信息； 由于只
8、用一个管子，所以功耗很低，存储容量可做得很大。它是由T1管和寄生电容Cs组成的。,21,DRAM芯片2164,存储容量为64K1 16个引脚： 8根地址线A7A0 1根数据输入线DIN 1根数据输出线DOUT 行地址选通RAS* 列地址选通CAS* 读写控制WE*,22,4.3 只读存储器,EPROM EPROM 2764,EEPROM EEPROM 2864A,23,4.3.2 EPROM,顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息 一般使用专门的编程器（烧写器）进行编程 编程后，应该贴上不透光封条 出厂未编程前，每个基本存储单元都是信息1 编程就是将某些单元写入信息0,24,D
9、,S,SiO2,G,N衬底,24V,浮栅MOS,存储原理,25,EPROM芯片2764,存储容量为8K8 28个引脚： 13根地址线A12A0 8根数据线D7D0 片选CE* 编程PGM* 读写OE* 编程电压VPP,26,4.3.3 E2PROM,用加电方法，进行在线（无需拔下，直接在电路中）擦写（擦除和编程一次完成） 有字节擦写、块擦写和整片擦写方法,27,EEPROM芯片2864A,存储容量为8K8 28个引脚： 13根地址线A12A0 8根数据线I/O7I/O0 片选CE* 读写OE*、WE*,28,4.4 半导体存储器与CPU的连接,这是本章的重点内容 SRAM、EPROM与CPU的
10、连接 译码方法同样适合I/O端口,29,4.4.1 存储芯片与CPU的配合,存储芯片与CPU总线的连接，有两个很重要的问题： CPU的总线负载能力 CPU能否带动总线上包括存储器在内的连接器件； 存储芯片与CPU总线时序的配合 CPU能否与存储器的存取速度相配合。,30,1. 总线驱动,CPU的总线驱动能力有限； 单向传送的地址和控制总线，可采用三态锁存器和三态单向驱动器等来加以锁存和驱动； 双向传送的数据总线，可以采用三态双向驱动器来加以驱动。,31,2. 时序配合,分析存储器的存取速度是否满足CPU总线时序的要求； 如果不能满足： 考虑更换芯片； 总线周期中插入等待状态TW 。,切记：时序
11、配合是连接中的难点,32,存储器读时序图,/WE为高电平,有效数据,指定地址,/WE为高电平,有效数据,指定地址,33,4.4.2 存储芯片与CPU的连接,存储芯片的数据线 存储芯片的地址线 存储芯片的片选端 存储芯片的读写控制线,34,1. 存储芯片数据线的处理,若芯片的数据线正好8根： 一次可从芯片中访问到8位数据； 全部数据线与系统的8位数据总线相连； 若芯片的数据线不足8根： 一次不能从一个芯片中访问到8位数据； 利用多个芯片扩充数据位； 这个扩充方式简称“位扩充”。,35,位扩充,36,2. 存储芯片地址线的连接,芯片的地址线通常应全部与系统的低位地址总线相连； 寻址时，这部分地址的
12、译码是在存储芯片内完成的，我们称为“片内译码”。,37,3. 存储芯片片选端的译码,存储系统常需利用多个存储芯片扩充容量 也就是扩充了存储器地址范围； 进行“地址扩充”，需要利用存储芯片的片选端对多个存储芯片（组）进行寻址； 这个寻址方法，主要通过将存储芯片的片选端与系统的高位地址线相关联来实现； 这种扩充简称为“字扩充”。,38,字扩充,39,片选端常有效,40,地址重复,一个存储单元具有多个存储地址的现象； 原因：有些高位地址线没有用、可任意； 使用地址：出现地址重复时，常选取其中既好用、又不冲突的一个“可用地址”； 例如：00000H07FFFH； 选取的原则：高位地址全为0的地址。,高
13、位地址译码才更好,41, 译码和译码器,译码：将某个特定的“编码输入”翻译为唯一“有效输出”的过程； 译码电路可以使用门电路组合逻辑； 译码电路更多的是采用集成译码器； 常用的2:4译码器74LS139； 常用的3:8译码器74LS138； 常用的4:16译码器74LS154。,42, 全译码,所有的系统地址线均参与对存储单元的译码寻址 包括低位地址线对芯片内各存储单元的译码寻址（片内译码），高位地址线对存储芯片的译码寻址（片选译码） 采用全译码，每个存储单元的地址都是唯一的，不存在地址重复 译码电路可能比较复杂、连线也较多,示例,43,全译码示例,44, 部分译码,只有部分（高位）地址线参与
14、对存储芯片的译码 每个存储单元将对应多个地址（地址重复），需要选取一个可用地址 可简化译码电路的设计 但系统的部分地址空间将被浪费,示例,45,部分译码示例,46, 线选译码,只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组） 虽构成简单，但地址空间严重浪费 必然会出现地址重复 一个存储地址会对应多个存储单元 多个存储单元共用的存储地址不应使用,示例,47,线选译码示例,切记： A14 A1300的情况不能出现 00000H01FFFH的地址不可使用,48,片选端译码小结,存储芯片的片选控制端可以被看作是一根最高位地址线； 在系统中，主要与地址发生联系：包括地址空间的选择（接系
15、统的IO/M*信号）和高位地址的译码选择（与系统的高位地址线相关联）； 对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降低功耗的作用。,49,4. 存储芯片的读写控制,芯片OE*与系统的读命令线相连： 当芯片被选中、且读命令有效时，存储芯片将开放并驱动数据到总线； 芯片WE*与系统的写命令线相连： 当芯片被选中、且写命令有效时，允许总线数据写入存储芯片。,50,将6116SRAM放在8088CPU最低地址（00000H007FFH）,分析：地址变化情况,参加片内译码,参加片外译码,例题1,51,A0A10,CPU,A11 A19,6116,52,将IBM-PC机（8086CPU）的内存容量扩展64KB，并将地址安排在60000H开始的地址中。 解： 1）芯片选择 *选SRAM6264（8K8）； *芯片数量64K8K=8片。 2）地址分配 确定地址空间为60000H6FFFFH。每两片6264占一个 连续空间，可划分地址空间为4个区域。 3）系统连接,例题2,53,地址分配表,54,55,本章小节,1. 了解各类半导体存储器的应用特点； 2. 熟悉半导体存储器芯片的结构； 3. 掌握SRAM2116、DRAM 2164、EPROM 2764、EEPROM 2817A的引脚功能； 4. 掌握存储芯片与CPU
