微电子基本知识和技能培训课程

《微电子基本知识和技能培训课程》由会员分享，可在线阅读，更多相关《微电子基本知识和技能培训课程（181页珍藏版）》请在金锄头文库上搜索。

1、2004年7月,HIT Micro-Electronics Center,1,微电子基础知识和基本技能 培训课程,哈尔滨工业大学微电子中心,2004年7月,HIT Micro-Electronics Center,2,第一部分 集成电路基础知识,2004年7月,HIT Micro-Electronics Center,3,1.1 CMOS集成电路器件基础,2004年7月,HIT Micro-Electronics Center,4,1.1.1 MOS结构 （1）MOS结构的堆积状态（Accumulation Mode）,2004年7月,HIT Micro-Electronics Center,

2、5,1.1.1 MOS结构 （2）MOS结构的耗尽状态（ Depletion Mode ）,2004年7月,HIT Micro-Electronics Center,6,1.1.1 MOS结构 （3）MOS结构的反型状态（ Inversion Mode ）,2004年7月,HIT Micro-Electronics Center,7,1.1.2 MOS晶体管 1. MOS晶体管的结构,P_Sub,2004年7月,HIT Micro-Electronics Center,8,1.1.2 MOS晶体管 2. MOS晶体管截止状态（以NMOS为例）,Vgs 0 Linear Nonsaturated

3、 Resistive,P_Sub,N+,G,D,S,GND,+Vds,+Vgs,N+,B,Depletion Region,2004年7月,HIT Micro-Electronics Center,9,1.1.2 MOS晶体管 3. MOS晶体管非饱和工作状态（以NMOS为例）,Vgs Vt Vds 0 Vgd Vt Linear Nonsaturated Resistive,2004年7月,HIT Micro-Electronics Center,10,1.1.2 MOS晶体管 4. MOS晶体管的饱和工作状态（以NMOS为例）,Vgs Vt Vds 0 Vgd Vt Saturated,2

4、004年7月,HIT Micro-Electronics Center,11,1.1.2 MOS晶体管 5. NMOS晶体管的伏安特性,2004年7月,HIT Micro-Electronics Center,12,1.1.2 MOS晶体管 6. PMOS晶体管的伏安特性,2004年7月,HIT Micro-Electronics Center,13,1.1.2 MOS晶体管 7. MOS晶体管的符号,NMOS,PMOS,2004年7月,HIT Micro-Electronics Center,14,1.1.2 MOS晶体管 8. MOS晶体管的二阶效应,1.体效应（衬底偏置效应） 2.亚阈值

5、效应 3.沟道长度调制效应 4.源漏穿通效应 5.热电子效应,2004年7月,HIT Micro-Electronics Center,15,1.1.3 MOS电容的CV特性,2004年7月,HIT Micro-Electronics Center,16,1.2 CMOS集成电路制造工艺,（N阱硅栅CMOS集成电路工艺主要流程）,2004年7月,HIT Micro-Electronics Center,17,1.2.1 衬底准备,P+ 单晶基片,P,P,单晶片,外延片,外延层,2004年7月,HIT Micro-Electronics Center,18,1.2.2 氧化、光刻N-阱(nwel

6、l),2004年7月,HIT Micro-Electronics Center,19,1.2.3 N-阱注入， N-阱推进, 清洁表面,2004年7月,HIT Micro-Electronics Center,20,1.2.4 长薄氧、长氮化硅、光刻场区(active反版),2004年7月,HIT Micro-Electronics Center,21,1.2.5场区氧化（LOCOS） , 清洁表面 利用氮化硅抗高温氧化的作用，实现场区氧化局部氧化，提高场开启MOS管阈值电压，降低氧化层台阶高度。 (场区氧化前可做N管场区注入和P管场区注入）,2004年7月,HIT Micro-Electro

7、nics Center,22,1.2.6 栅氧化,淀积多晶硅，多晶硅N+掺杂 反刻多晶（polysiliconpoly),2004年7月,HIT Micro-Electronics Center,23,1.2.7 P+ active注入（Pplus） （ 硅栅自对准：利用硅栅的遮蔽作用形成PMOS沟道，实现沟道与硅栅自对准，提高PMOS沟道尺寸的精度，减小寄生电容）,2004年7月,HIT Micro-Electronics Center,24,1.2.8 N+ active注入（Nplus Pplus反版） （ 硅栅自对准：利用硅栅的遮蔽作用形成NMOS沟道，实现沟道与硅栅自对准，提高NMO

8、S沟道尺寸的精度，减小寄生电容）,2004年7月,HIT Micro-Electronics Center,25,1.2.9 淀积BPSG，光刻接触孔(contact)，回流,2004年7月,HIT Micro-Electronics Center,26,1.2.10 蒸镀金属1，反刻金属1（metal1),2004年7月,HIT Micro-Electronics Center,27,1.2.11 绝缘介质淀积，平整化，光刻通孔(via),2004年7月,HIT Micro-Electronics Center,28,1.2.12 蒸镀金属2，反刻金属2（metal2),2004年7月,HI

9、T Micro-Electronics Center,29,1.2.13 钝化层淀积，平整化，光刻钝化窗孔(pad),2004年7月,HIT Micro-Electronics Center,30,1.2.14 光刻掩膜版简图汇总,N阱,有源区,多晶,Pplus,Nplus,引线孔,金属1,通孔,金属2,钝化窗口,2004年7月,HIT Micro-Electronics Center,31,1.2.15 N阱CMOS集成电路工艺中MOS管的特点,所有NMOS管的衬底都是统一的P型衬底，接电路最低电位（一般为地GND）,同一个N阱中的PMOS管的衬底都是同一个N阱，接相应电路的最高电位（一般为

10、电源VDD）,MOS器件的源漏区是相互对称的，因此源漏可以互换，源漏只是根据工作电位的高低来区分。,2004年7月,HIT Micro-Electronics Center,32,1.3 CMOS反相器（inverter）基本原理,2004年7月,HIT Micro-Electronics Center,33,1.3.1 CMOS反相器状态分析,（1）ViVTn 时,MN截止，MP非饱和,0= -Kp 2(Vi- VDD -VTN) (VO-VDD ) (VO-VDD ) 2,VO=VDD ( VOH ),2004年7月,HIT Micro-Electronics Center,34,1.3.

11、1 CMOS反相器状态分析,（2） VTnViVO+VTn 且ViVO+VTp,MN饱和，MP非饱和,KN (Vi-VTN)2 = KP 2(Vi- VDD -VTP) (VO-VDD ) (VO-VDD ) 2,2004年7月,HIT Micro-Electronics Center,35,1.3.1 CMOS反相器状态分析,（3） VTnViVO+VTn 且VO+VTp ViVDD +VTp,MN饱和，MP饱和,KN (Vi-VTN)2 = KP (Vi- VDD -VTP)2,2004年7月,HIT Micro-Electronics Center,36,1.3.1 CMOS反相器状态分

12、析,（4） ViVO+VTn 且VO+VTp ViVDD +VTp,MN非饱和，MP饱和,Kn2(Vi-VTN) VO-VO2 = KP (Vi- VDD -VTP)2,2004年7月,HIT Micro-Electronics Center,37,1.3.1 CMOS反相器状态分析,（5） ViVDD +VTp,MN非饱和，MP截止,Kn2(Vi-VTN) VO-VO2 =0,VO=0 ( VOL ),2004年7月,HIT Micro-Electronics Center,38,1.3.1 CMOS反相器状态分析,（6） 状态汇总表,2004年7月,HIT Micro-Electronic

13、s Center,39,1.3.1 CMOS反相器状态分析,（7）电压传输特性曲线,2004年7月,HIT Micro-Electronics Center,40,1.3.2 CMOS反相器噪声容限,VDD,VOHmin,VSS,VOLmax,VILmax,VIHmin,VNMLmax,VNMHmax,（1）噪声容限的定义,VNMmax = minVNMHmax , VNMLmax ,2004年7月,HIT Micro-Electronics Center,41,1.3.2 CMOS反相器噪声容限,0,（2） o与噪声容限的关系,V*,V*为Vdd/2时噪声容限最大,2004年7月,HIT M

14、icro-Electronics Center,42,1.3.3 CMOS反相器瞬态特性 （开关特性速度）,CL为负载电容，驱动负载门数越多， CL越大,2004年7月,HIT Micro-Electronics Center,43,1.3.3 CMOS反相器瞬态特性 （开关特性速度）,（1） 上升时间tr = tr1 + tr2,2,VDD,KP(VDD |VTP|),CL,|VTP| 0.1 VDD,VDD |VTP|,+,1,ln (,19VDD 20 |VTP|,),=,2004年7月,HIT Micro-Electronics Center,44,1.3.3 CMOS反相器瞬态特性

15、（开关特性速度）,（2） 下降时间tf = tf1 + tf2,=,KN(VDD VTN ),CL,VTN 0.1 VDD,VDD VTN,+,1,2,ln (,19VDD 20VTN,VDD,),2004年7月,HIT Micro-Electronics Center,45,1.3.3 CMOS反相器瞬态特性 （开关特性速度）,（3） 门延迟时间tpd tpd =(tpr + tpf )/2,2004年7月,HIT Micro-Electronics Center,46,1.3.4 CMOS反相器功耗特性,（1） 静态功耗PS 理想情况下静态电流为0，实际情况有漏电（表面漏电，PN结漏电）

16、PS = IosVDD,2004年7月,HIT Micro-Electronics Center,47,1.3.4 CMOS反相器功耗特性,（2）动态功耗Pd,Pd = CL c VDD 2,电路中各个结点都存在电容，每个结点电位的上升和下降，都伴随着结点电容的充放电。,2004年7月,HIT Micro-Electronics Center,48,1.3.4 CMOS反相器功耗特性,（3） 瞬态电流功耗Pt,2004年7月,HIT Micro-Electronics Center,49,1.3.5 CMOS反相器的最佳设计,（1） 最小面积,芯片面积 A=(Wn Ln+ Wp Lp) 按工艺设计规则设计最小尺寸 Lp = Ln Wp = Wn