模拟腕表电路pmd703芯片设计

《模拟腕表电路pmd703芯片设计》由会员分享，可在线阅读，更多相关《模拟腕表电路pmd703芯片设计（36页珍藏版）》请在金锄头文库上搜索。

1、 毕业设计论文 模拟腕表电路 PMD703 芯片设计 系 电子信息工程系 专业 微电子技术 姓名 班级 微电子 102 学号 1001033216 指导教师 职称 讲师 指导教师 职称 高工 设计时间 2012.9.192013.1.4 模拟腕表电路 PMD703 芯片设计 1 摘要：近年来随着 IC 设计要求的不断发展，集成电路版图设计是实现集成电 路制造必不可少的必要环节，它不仅关系到集成电路的功能是否正确，而且会极大 程度的影响集成电路的性能、成本。本论文以模拟电路的版图设计过程展开，主要 介绍了模拟部分的器件的版图设计。 本文基于 CADENCE 版图设计软件平台，采用 1.6 微米的

2、 CMOS 工艺设计。设计 版图元件包括 PMOS，NMOS，电阻，电容。本论文基于模拟集成电路的版图设计，模 拟集成电路是指处理模拟信号的集成电路，本设计最终采用设计采用 DRACULA 验证 工具进行 LVS 和 DRC 验证，并顺利通过版图验证。 关键字： CADENCE；版图设计；版图验证 江苏信息职业技术学院毕业设计（论文） 2 目录目录 摘要1 第一章 引言.3 1.1 选题背景3 1.2 选题意义 .4 第二章 逻辑提取及版图设计流程和方法.5 2.1 逻辑提取流程和方法 5 2.1.1 线网的提取 6 2.1.2 电学规则检查（ERC 验证）.9 2.1.3 网表数据对比（SV

3、S） 10 2.1.4 网表导出 .10 2.2 版图设计和验证流程和方法 .12 2.2.1 版图输入 .12 2.2.2 版图的验证 17 第三章 腕表电路模拟部分版图的实现20 3.1 腕表电路模拟部分单元的版图设计 20 3.1.1 压点的版图设计 .20 3.1.2 电容的版图设计 .21 3.1.3 CMOS 集成电路的静电保护电路版图.21 3.1.4 电阻版图设计 .23 3.1.5 模拟部分的 MOS 管版图设计 .23 3.1.6 倒比管的版图设计23 3.1.7 驱动电路的版图设计24 3.2 模拟部分版图的总拼 24 3.3 模拟部分版图的验证 26 3.3.1 模拟部

4、分版图 DRC 验证 .26 3.3.2 模拟部分版图的 LVS 验证29 结束语 .34 致谢 .35 参考文献.36 模拟腕表电路 PMD703 芯片设计 3 第一章第一章 引言引言 1.11.1 选题背景 手表或称为腕表，是指戴在手腕上、用以计时/显示时间的仪器。 手表通 常是利用皮革、像胶、尼龙布、不锈钢等材料，制成表带，将显示时间的“表头” 束在手腕上。1926 年，发明了第一块自行上弦的腕表，从 1960 年起，传统的 圆形表普遍受到接受。瑞士对腕表的进一步改进，就是把怀表所具有的计时、 日历、陀飞轮及自动发条装置加以微型化，而装设于腕表上。 手表有很多类，包括机械表、电子表和石英

5、表等等；其中石英表是用“石英 晶体”作为振荡器，通过电子分频去控制马达运转，带动指针，走时精度很高， 因而得到了飞速的发展。 石英指针式手表的机芯，包括带石英晶体振荡器的电子电路、步进马达(直 流型脉冲马达及驱动线圈)以及氧化银电池。其中振荡器产生 32768 赫的信号； 振荡器电路包括石英晶体振荡器及 C/MOS-LSI 电路；振荡器电路包括微调电容 器，用以调整快慢；在分频电路上，把从振荡器电路输入的振荡信号 32768 赫 进行 2 主.次分频，直至输出的脉冲信号为 1 赫；驱动电路把分频电路输出的一 秒钟一个脉冲信号进行放大，然后在一秒钟的间歇时间内交替地传送正负脉冲 信号至驱动线圈上

6、；驱动线圈接收了脉冲信号电流以后，步进马达即以每秒 60。的角度，间歇地转动；步进马达的转动，传到至轮列，从而带动秒、分、 时针及日历机构转动；氧化银电池是电子电路和步进马达的能源，它可以在两 年或更长的时间内，供应稳定的电能；从以上的介绍可以看出，石英表中的主 要元器件是其中的一颗采用集成电路工艺制造的驱动电路。 1.21.2 选题意义 集成电路是换代节奏快、技术含量高的产品。从当今国际市场格局来看， 集成电路企业之间在知识产权主导权上斗争激烈，重要集成电路产品全球产业 组织呈现出跨国公司垄断的特征，集成电路跨国公司销售、制造、研发布局朝 全球化方向发展。有鉴于此，当前集成电路是中国的“短腿

7、”产业。 随着全球信息化、网络化和知识化经济浪潮的到来，集成电路产业的战略 地位越来越重要，它已成为事关国民经济、国防建设、人民生活和信息安全的 基础性、战略性生产。特别是近几年来，在世界半导体产业环境不断发展，正 江苏信息职业技术学院毕业设计（论文） 4 在努力向世界技术前沿靠拢。也就是说，我们中国的 IC 产业已经初具规模，并 且正处在一个摆脱一味只是集中在制造和消费方面而向核心技术领域转型的一 个关键阶段，所有的 IC 精英们正在齐心协力打造中国自己的“中国芯” ，争取 早日扭转在内核技术上受制于人的局面，这是每一个 IC 精英义不容辞的责任。 随着我国国民经济的持续增长，蓄势多年的我国

8、 IC 产业出现了勃勃生机， 呈现群体发展。这些生产线的建立将助于缩小我国与世界先进水平的差距。目 前我国 IC 芯片制造企业有 40 家，委托加工 6 家，相对集中在长江三角洲地区， 京津地区和珠江三角洲地区，近几年我国 IC 产业取得了一定的进步。 通过以上分析可以看到，集成电路工艺和设计技术的成熟为集成电路的广 泛使用奠定了坚实的基础；本课题所涉及的腕表驱动电路能够被广泛应用于石 英表中，正是有了这么坚实的基础后才得以实现的。 本课题所涉及的模拟腕表市场量巨大，性能优越；采用 CMOS 工艺来完成， 具有低功耗和稳定性的特性，这一类电路输出的脉冲宽度可以通过掩膜选项来 实现，使得应用非常

9、方便，该电路的输出频率可以通过掩膜选项来设计也使得 整机调试很简单，在技术上具有先进性。 本课题选择模拟腕表驱动电路的设计，从基础入手，一方面是电路和版图 理论知识的学习，另一方面是 CAD 工具的应用与实践，理论与实践相结合能够 帮助我轻松了解 IC 设计的全过程，熟练运用相关工具进行逻辑提取、应用 CADENCE 工具进行版图实践和验证以及掌握版图设计的基本方法和技巧。这 对学校所学知识的巩固和今后从事相关工作都有很大帮助。通过本次毕业设计， 不但可以了解集成电路的主要设计流程和方法，包括逻辑提取和版图设计，也 让我更深的去了解版图设计过程中要注意的一些问题，提高自己的操作水平和 解决问题

10、的能力，对今后走上社会奠定一个好的基础。 模拟腕表电路 PMD703 芯片设计 5 第二章第二章 逻辑提取及版图设计流程和方法逻辑提取及版图设计流程和方法 在集成电路设计的流程中，逻辑提取和版图设计是两个重要的环节；逻辑 提取是指在我们要参考的同类产品的照片上，采用 NetEditor 系列软件，把元 器件、连接关系一一提取出来；集成电路的版图设计是根据电子电路性能的要 求和制造工艺水平，按照一定的规则，将电子线路图设计成为光刻掩膜版图。 本章具体介绍逻辑提取和版图设计的流程和方法。 2.12.1 逻辑提取流程和方法逻辑提取流程和方法 使用 NetEditor 软件进行逻辑网表提取主要是为了参

11、考同类电路的设计， 这样可以节约时间、人力、物力以及财力等方面的消耗，并且能在同类电路基 础上进行更好的优化，来达到我们更好更快地设计此电路的目的。 利用宜硕 NetEditor 网表提取软件进行线网和单元的提取，并进行 ERC 验 证和网表对比，在 CADENCE 中创建单元，再将网表信息和单元信息导入 CADENCE 中。 2.1.1 线网的提取 线网提取的具体步骤包括： 一、新建工程： 打开 NetEditor 编辑软件新建项目，在新建项目属性窗口中填写所需建立 的工程名称和图像库。 二、新建主宏单元： 缩小图像至合适比例，点击工具栏上按钮，框选单元定位所在区域，如 下图2.1.1-1所

12、示： 江苏信息职业技术学院毕业设计（论文） 6 图 2.1.1-1 主宏单元建立 在弹出的“工具选项”对话框中点击“新建宏单元” ，然后在将弹出的“单 元属性”对话框中点击“保存”即可，如下图所示。在“单元属性”对话 框中可以修改其 Name 属性，本例中其 Name 属性为 wj1。 注：注：主宏单元是顶层单元，对应整个芯片的工作区。建立主宏单元的目地是将 以后的操作都限定在主宏单元内部，包括宏单元（功能模块）和符号单元（元 器件）的建立。 三、功能模块(宏单元)划分： 首先打开 wj1 主宏单元 在主宏单元中建立宏单元。 宏单元划分方法和主宏单元建立的步骤一样。 完成宏单元的建立。 如：在

13、 wj1 主宏单元中建立 sjx,sjx1,wj,hf,zcx 五个宏单元。如下图2.1.1-2所示： 主宏单元边 框 hf wj zcx sjx sjx1 模拟腕表电路 PMD703 芯片设计 7 图 2.1.1-2 功能模块划分 四、网表提取： 1、在各功能模块内部定义符号单元（元器件） 步骤：点击工具栏上按钮，框选需建立的单元区域，如白色方框所示，如 下图2.1.1-3所示： 图 2.1.1-3 符号单元定义 在弹出的“工具选项”对话框中点击“新建符号单元” ，然后在将弹出的“单 元属性”对话框中编辑单元属性，最后保存。如下图2.1.1-4所示，Name ：inv_40_20(inv_p

14、MOS 宽_nMOS 宽)；默认方向：top；描述：会在选择外部库 之后自动生成；引用外部库 library：sample，Cell： inv。 图 2.1.1-4 单元属性选择 注 1：这里的 sample 库是 NetEditor 自带的。如果遇到该库中没有的单元，如 dff，在 NetEditor 建这个单元，命名一下，不调用库；编辑后保存就可以； 另外需要在 CADENCE 中自建 Schematic 和 Symbol；具体步骤为： 江苏信息职业技术学院毕业设计（论文） 8 1）、将 NetEditor 自带的 sample 库导入 CADENCE； 2）、在刚导入的 Sample 库

15、中，针对没有的单元新建 Schematic 和 Symbol 格 式。 3）、将 CADENCE 里面新建的库导出。 4）、利用 Xftp 软件将.out 文件移到桌面； 5）将.out 文件导入到 NetEditor 中。 其中 Sample：数字逻辑为引用库；Analoglib 为模拟逻辑引用库；Basic 库 主要是针对 vdd 和 gnd。 注 2：采用以上步骤是因为一开始没有考虑到会有 NetEditor 中没有的单元，因 此不得不采取的一个补救办法，以后新项目遇到这种问题可以采取另一种方法， 具体步骤为： 1）、把 CADENCE 自带的 sample 库、Basic 库、Anal

16、ogLib 库一次性导入 NetEditor； 2）、等全部提完后，针对以上库中没有的单元在 CADENCE 中全部建好 Schematic、Symbol，然后单独建一个库，在这个库中建一个 TOP 单元，调 用这些子单元，然后写出 edif； 3）、把上面这个补充单元库导入 NetEditor； 2、编辑符号单元： 在弹出如下图2.1.1-5所示窗口时，点击“是” ，进入编辑符号单元状态。进 入编辑状态后，出现紫色的单元框，则可以移动引脚到合适的位置。最后单击 保存按钮，保存并退出编辑状态。 图 2.1.1-5 编辑符号单元 模拟腕表电路 PMD703 芯片设计 9 3、线网连接 认清连接关系，将单元的引脚连接到合适的位置，形成一个完整的网表。 2.1.2 电学规则检查（ERC 验证） 每个功能模块的网表提取过后，需要进行电学规则检查。经过电学规则检 查，可以基本