《数字电路第2章+组合逻辑电路分析与设计（新）》由会员分享，可在线阅读，更多相关《数字电路第2章+组合逻辑电路分析与设计（新）（155页珍藏版）》请在金锄头文库上搜索。
1、第2章 组合逻辑电路分析与设计,1,第2章 组合逻辑电路分析与设计,第2章 组合逻辑电路分析与设计,2,集成逻辑门 常用MSI组合逻辑模块 组合型PLD 组合逻辑电路分析 组合逻辑电路设计 组合逻辑电路的VHDL描述 组合逻辑电路中的险象,本章内容,第2章 组合逻辑电路分析与设计,3,2.1 集成逻辑门,TTL和CMOS逻辑门最常用,第2章 组合逻辑电路分析与设计,4,TTL和CMOS逻辑门典型芯片,第2章 组合逻辑电路分析与设计,5,一、集成逻辑门系列,1、CMOS逻辑门,VDD |VT1| + |VT2|,第2章 组合逻辑电路分析与设计,6,CMOS逻辑门,第2章 组合逻辑电路分析与设计,
2、7,CMOS 4000系列特点,电源范围宽：3V18V。 逻辑电平：VOHVDD，VOL 0V。 抗干扰能力强 功耗低：静态IDD 0.5A 速度慢：典型时延60nS 输入阻抗高，驱动同类器件能力强。 逻辑电平与TTL不兼容。 抗静电要求高。 多余的输入端不允许悬空。,第2章 组合逻辑电路分析与设计,8,2、TTL逻辑门,74 标准系列 74L 低功耗系列 74S 肖特基系列 74F 高速系列 74LS 低功耗肖特基系列 74AS 先进的肖特基系列 74LV 低压系列（3.3V，1.8V）,74系列： 商用系列 54系列： 军用系列,CMOS 74HC 74HCT,第2章 组合逻辑电路分析与设
3、计,9,输入级 逻辑与 中间级 电压分相 输出级 逻辑非 负载能力强,典型TTL与非门电路,第2章 组合逻辑电路分析与设计,10,多射极晶体管结构及等效电路,第2章 组合逻辑电路分析与设计,11,电源电压：5V 逻辑电平：VOH3.6V，VOL 0.3V 抗干扰能力不如CMOS器件 功耗不低：静态ICC 在mA量级 速度比CMOS快：典型时延10nS 输入阻抗低，驱动同类器件能力比CMOS低 多余的输入端悬空相当于接1,TTL 7454 系列特点,第2章 组合逻辑电路分析与设计,12,二、集成逻辑门的主要电气指标,逻辑电平 输入逻辑电平VIL和VIH 输出逻辑电平VOL和VOH 噪声容限 低电
4、平输入时的噪声容限VNL 高电平输入时的噪声容限VNH 输出驱动能力 低电平输出时的驱动能力 高电平输出时的驱动能力 功耗：静态功耗和动态功耗 时延：上升时延tPLH、下降时延tPHL和平均时延tPD,第2章 组合逻辑电路分析与设计,13,1、逻辑电平,输入逻辑电平 VIL和VILMAX 关门电平VOFF VIH和VIHMIN 开门电平VON 输出逻辑电平 VOL和VOLMAX VOH和VOHMIN,未定义,第2章 组合逻辑电路分析与设计,14,逻辑电平典型值,输入逻辑电平 VIL和VILMAX 关门电平VOFF VIH和VIHMIN 开门电平VON 输出逻辑电平 VOL和VOLMAX VOH
5、和VOHMIN,CMOS(5V) TTL 0, 1.5 0.3, 0.8 1.5 0.8 5, 3.5 3.6, 2.0 3.5 2.0 0, 0.1 0.3, 0.5 5, 4.9 3.6, 2.4,第2章 组合逻辑电路分析与设计,15,关门电阻ROFF与开门电阻RON,将逻辑门的一个输入端通过电阻Ri接地，逻辑门的其余输入端悬空，则有电源电流从该输入端流向Ri，并在Ri上产生压降Vi。使Vi=VOFF时的输入电阻Ri称为逻辑门的关门电阻ROFF，使Vi= VON时的输入电阻Ri称为逻辑门的开门电阻RON。 TTL门： ROFF 0.7k, RON 1.5 k Ri ROFF，关门； Ri
6、RON，开门,第2章 组合逻辑电路分析与设计,16,2、噪声容限（抗干扰容限）,VNLVILMAXVOLMAX VNHVOHMINVIHMIN,第2章 组合逻辑电路分析与设计,17,3、 输出驱动能力（负载能力）,用输出电流衡量 高电平输出电流IOH 低电平输出电流IOL 通常，高电平输出时的驱动能力强 用“扇出系数NO”衡量 低电平输出时的驱动能力 NOLIOLIIL 高电平输出时的驱动能力 NOHIOHIIH NOmin（ NOL ， NOH ）,第2章 组合逻辑电路分析与设计,18,4、功耗,5、信号时延（电路工作速度）,低速电路，主要是静态功耗；高速电路，主要是动态功耗。 CMOS功耗
7、非常小，TTL功耗中等，ECL功耗最大。,第2章 组合逻辑电路分析与设计,19,各类集成逻辑门性能比较,（见P44表2-2）,填空 在TTL、ECL、CMOS三种逻辑门中， （ ）门速度最快， （ ）门功耗最低， （ ）门负载能力最强， （ ）门抗干扰能力最强。,ECL,CMOS,CMOS,CMOS,第2章 组合逻辑电路分析与设计,20,三、逻辑电路的特殊输出结构,1、三态输出结构,三态：高电平状态，低电平状态 高阻状态(Z状态)。,第2章 组合逻辑电路分析与设计,21,三态门的应用-总线结构,任何时候至多允许1个三态门工作！,第2章 组合逻辑电路分析与设计,22,2、漏极（集电极）开路输出结
8、构,线与：逻辑门输出端直接相连实现“逻辑与”功能。,漏极（集电极）开路逻辑门-OD（OC）门,第2章 组合逻辑电路分析与设计,23,2.2 常用MSI组合逻辑模块,SSI Small Scale Integration (小规模集成电路) MSI Medium Scale Integration (中规模集成电路) LSI Large Scale Integration (大规模集成电路) VLSIVery Large Scale Integration (超大规模集成电路),第2章 组合逻辑电路分析与设计,24,数字集成电路的规模划分,ULSI：特大规模集成电路 GLSI：巨大规模集成电路,
9、第2章 组合逻辑电路分析与设计,25,常用MSI组合逻辑模块,加法器 比较器 编码器 译码器 数据选择器 数据分配器 奇偶发生器,第2章 组合逻辑电路分析与设计,26,一、 加法器(Adder),功能： 实现二进制数加法运算 种类 半加器：Half-Adder 全加器：Full-Adder,半加：仅对两个一位二进制数A和B进行 的加法运算。 全加：对两个1位二进制数A和B连同低 位来的进位C进行的加法运算。,第2章 组合逻辑电路分析与设计,27,1、半加器,第2章 组合逻辑电路分析与设计,28,2、全加器,第2章 组合逻辑电路分析与设计,29,3、4位二进制数全加器7483/283,逐级传递，
10、时延大，速度慢 提高进位速度：先行进位,第2章 组合逻辑电路分析与设计,30,MSI加法器 7483/74283,算术表达式 C4S3S2S1S0 = A3A2A1A0+B3B2B1B0+C0,第2章 组合逻辑电路分析与设计,31,7483/74283的级联扩展,第2章 组合逻辑电路分析与设计,32,二、比较器（Comparator）,功能： 对两个位数相同的二进制整数进行数值比较并判定其大小关系。,第2章 组合逻辑电路分析与设计,33,1、4位二进制数比较器7485,第2章 组合逻辑电路分析与设计,34,第2章 组合逻辑电路分析与设计,35,2、比较器的级联扩展,图2-19 7485级连构成
11、7位二进制数比较器,思考 7485（L）的级联输入端为什么要接010？ 高位多余的输入端还可以怎样连接？,第2章 组合逻辑电路分析与设计,36,三、编码器(Encoder) ：,功能 将待编码字符用0、1代码表示。 种类 二进制编码器 BCD编码器 优先编码器,第2章 组合逻辑电路分析与设计,37,1、2n线 - n线编码器,第2章 组合逻辑电路分析与设计,38,2、8线 - 3线优先编码器74148,第2章 组合逻辑电路分析与设计,39,74148功能表,第2章 组合逻辑电路分析与设计,40,74148的级联扩展,第2章 组合逻辑电路分析与设计,41,四、译码器(Decoder),功能 将输
12、入的0、1编码还原成相应的符号。 种类： n位译码输入和m个译码输出 全译码器： m=2n ； 部分译码器： m2n ； 用途 变量译码器：用于变量译码 显示译码器：用于显示译码,第2章 组合逻辑电路分析与设计,42,1、3线 - 8线译码器74138,第2章 组合逻辑电路分析与设计,43,74138的功能表,第2章 组合逻辑电路分析与设计,44,2、4线 - 16线译码器74154,第2章 组合逻辑电路分析与设计,45,用74154 构成BCD码译码器,00,第2章 组合逻辑电路分析与设计,46,3、七段显示译码器7448,（1）LED七段显示器,第2章 组合逻辑电路分析与设计,47,（2）
13、七段显示译码驱动器7448,输出高电平有效（驱动共阴极LED） 工作模式： 字符显示 试灯 灭灯 灭“0”,第2章 组合逻辑电路分析与设计,48,第2章 组合逻辑电路分析与设计,49,7448的应用,第2章 组合逻辑电路分析与设计,50,4、译码器的扩展与应用,第2章 组合逻辑电路分析与设计,51,译码器的应用,第2章 组合逻辑电路分析与设计,52,五、数据选择器和数据分配器,Multiplexer Demultiplexer,第2章 组合逻辑电路分析与设计,53,1、8选1数据选择器74151,第2章 组合逻辑电路分析与设计,54,8选1数据选择器的输出函数式,第2章 组合逻辑电路分析与设计
14、,55,2、数据选择器的扩展,第2章 组合逻辑电路分析与设计,56,3、数据分配器,第2章 组合逻辑电路分析与设计,57,2.3 组合型可编程逻辑器件,可编程逻辑器件（PLD） Programmable Logic Device 特点 芯片内部集成大量逻辑资源； 通过编程实现内部电路连接。 分类 组合型PLD、时序型PLD 简单PLD(SPLD)、复杂PLD(CPLD),第2章 组合逻辑电路分析与设计,58,一、PLD的一般结构与电路画法,1、PLD的一般结构,核心,第2章 组合逻辑电路分析与设计,59,2、PLD的电路画法,（1） PLD中连接的表示方法,第2章 组合逻辑电路分析与设计,60
15、,（2） PLD中逻辑门的表示方法,第2章 组合逻辑电路分析与设计,61,（3） 与-或阵列图,第2章 组合逻辑电路分析与设计,62,二、组合型PLD,第2章 组合逻辑电路分析与设计,63,1、PROM 可编程只读存储器,与阵列： 不可编程 或阵列： 可编程,用作函数发生器 实现标准与-或式,第2章 组合逻辑电路分析与设计,64,PROM应用举例,第2章 组合逻辑电路分析与设计,65,2、PLA 可编程逻辑阵列,与阵列： 可编程 或阵列： 可编程,实现最简与-或式,第2章 组合逻辑电路分析与设计,66,3、PAL 可编程阵列逻辑,与阵列： 可编程 或阵列： 不可编程,实现最简与-或式,PAL16L8 阵列图,第2章 组合逻辑电路分析与设计,67,组合型PLD应用举例,分别用适当规模的PROM、PLA和PAL实现一个1位二进制数全加器。,第2章 组合逻辑电路分析与设计,68,PROM实现全加器,PROM实现全加器,第2章 组合逻辑电路分析与设计,69,PLA实现全加器,PLA实现全加器,第2
