《veriloghdl数字设计实训教程第4章niosii处理器实训项目》由会员分享，可在线阅读，更多相关《veriloghdl数字设计实训教程第4章niosii处理器实训项目（110页珍藏版）》请在金锄头文库上搜索。
1、Verilog HDL数字设计实训教程 西安电子科技大学出版社,第1章 Verilog HDL数字设计实训基础,第2章 接口类实训项目,第3章 数字系统应用类实训项目,第4章 NiosII处理器实训项目,第4章 NiosII处理器实训项目,4.1 基于NiosII系统的设计流程 4.2 基于NiosII处理器的PIO核的应用 4.3 基于NiosII处理器的UART核的应用 4.4 小结,4.1 基于NiosII系统的设计流程,1. NiosII处理器简介,4.1 基于NiosII系统的设计流程,1. NiosII处理器简介,4.1 基于NiosII系统的设计流程,1. NiosII处理器简介
2、,图4-1 Nios 系统软、硬件开发流程,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-2 新建工程,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-3 添加源文件,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-4 FPGA器件选择,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-5 第三方EDA工具选择,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-6 新建工程完成,4.1 基于NiosII系统的设计流程,2. NiosII硬
3、件环境的搭建,图4-7 选择SOPC Builder菜单项,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-8 新建一个NiosII系统,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-9 系统时钟设置,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-10 添加NiosII处理器,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-11 NiosII处理器设置,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4- 12 添加处理器后的SOPC
4、builder界面,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-13 添加片上RAM,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-14 片上RAM设置,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-15 添加JTAG UART外设,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-16 JTAG UARTSminulation设置,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-17 NiosII处理器结构,4.1 基于Nios
5、II系统的设计流程,2. NiosII硬件环境的搭建,图4-18 设置处理器复位地址和异常地址,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-19 重分配基地址和中断号,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-20 NiosII处理器结构（重新分配基地址和中断号）,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-21 建立原理图文件,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-22 添加nios_processor,4.1 基于NiosII系统的设计流程
6、,2. NiosII硬件环境的搭建,图4-23 原理图界面,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-24 创建新的宏功能模块,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-25 添加PLL模块,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-26 PLL输入频率设置,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-27 PLL可选信号设置,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-28 PLL输出频率设置,4.1 基于N
7、iosII系统的设计流程,2. NiosII硬件环境的搭建,图4-29 修改元件属性,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-30 修改元件属性后的原理图,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-31 引脚锁定,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-32 将程序下载到FPGA,4.1 基于NiosII系统的设计流程,3. NiosII软件设计,图4-33 设置NiosII软件存放目录,4.1 基于NiosII系统的设计流程,3. NiosII软件设计,图4-34 新建Nio
8、sII工程,4.1 基于NiosII系统的设计流程,3. NiosII软件设计,图4-35 NiosII工程设置,4.1 基于NiosII系统的设计流程,3. NiosII软件设计,图4-36 编译后的报错信息,4.1 基于NiosII系统的设计流程,3. NiosII软件设计,图4-37 工程优化界面,4.1 基于NiosII系统的设计流程,3. NiosII软件设计,图4-38 新建硬件运行实例,4.1 基于NiosII系统的设计流程,3. NiosII软件设计,图4-39 运行配置选项,4.1 基于NiosII系统的设计流程,3. NiosII软件设计,图4-40 NiosII系统运行结
9、果,4.2 基于NiosII处理器的PIO核的应用,1. 设计要求 使用I/O口可以完成对led、数码管和液晶的控制、可以完成对键盘的处理。请分别完成下面3个设计要求： （1）控制4个led灯：按照1、2、3、4的顺序依次点亮所有灯，间隔0.25s；然后再按1、2、3、4的顺序依次熄灭所有灯，间隔0.25s。 （2）依次选通2个数码管，数码管1显示数字1，数码管2显示数字2，间隔1s。 （3）处理4个按键：按键编号为1、2、3、4，要求在按下按键并松开后，能够在2只数码管中显示相应按键的序号。,4.2 基于NiosII处理器的PIO核的应用,2. PIO核的功能描述,图4-41 使用多个PIO
10、核的系统实例,4.2 基于NiosII处理器的PIO核的应用,2. PIO核的功能描述,4.2 基于NiosII处理器的PIO核的应用,2. PIO核的功能描述,图4-42 PIO基本设置界面,4.2 基于NiosII处理器的PIO核的应用,2. PIO核的功能描述,4.2 基于NiosII处理器的PIO核的应用,2. PIO核的功能描述,图4-43 PIO输入端口设置界面,4.2 基于NiosII处理器的PIO核的应用,2. PIO核的功能描述,图4-44 PIO仿真设置界面,4.2 基于NiosII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-45 新建工程,4.2 基于
11、NiosII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-46 新建工程完成,4.2 基于NiosII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-47 新建一个NiosII系统,4.2 基于NiosII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-48 添加SDRAM Controller,4.2 基于NiosII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-49 SDRAM Controller配置,4.2 基于NiosII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-50 SDRAM Control
12、ler时序配置,4.2 基于NiosII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-51 添加PIO,4.2 基于NiosII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-52 控制4个led的PIO,4.2 基于NiosII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-53 控制数码管的PIO,4.2 基于NiosII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-54 控制液晶的PIO,4.2 基于NiosII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-55 读取按键信息的PIO,4.2 基于Nio
13、sII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-56 NiosII处理器结构,4.2 基于NiosII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-57 设置处理器复位地址和异常地址,4.2 基于NiosII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-58 NiosII处理器结构（重新分配基地址和中断号）,4.2 基于NiosII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-59 添加nios_pio,4.2 基于NiosII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-60 原理图界面,4.2 基
14、于NiosII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-61 添加PLL模块,4.2 基于NiosII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-62 PLL输入频率设置,4.2 基于NiosII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-63 PLL可选信号设置,4.2 基于NiosII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-64 PLL输出频率c1设置,4.2 基于NiosII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-65 修改元件属性后的原理图,4.2 基于NiosII处理器的PI
15、O核的应用,3. NiosII硬件环境的搭建,图4-66 将程序下载到FPGA,4.2 基于NiosII处理器的PIO核的应用,4. NiosII软件设计,图4-67 设置NiosII软件存放目录,4.2 基于NiosII处理器的PIO核的应用,4. NiosII软件设计,图4-68 新建NiosII工程,4.2 基于NiosII处理器的PIO核的应用,4. NiosII软件设计,图4-69 NiosII工程设置,4.2 基于NiosII处理器的PIO核的应用,4. NiosII软件设计,图4-70 工程设置界面,4.2 基于NiosII处理器的PIO核的应用,4. NiosII软件设计,图4
16、-71 新建硬件运行实例,4.2 基于NiosII处理器的PIO核的应用,4. NiosII软件设计,图4-72 运行配置选项,4.2 基于NiosII处理器的PIO核的应用,4. NiosII软件设计,图4-73 NiosII系统向JTAG UART输出的结果,4.2 基于NiosII处理器的PIO核的应用,5. 扩展部分,请读者思考并实现以下扩展功能： （1）设计几种跑马灯的运行模式，并通过某个按键进行模式选择，模式选择通过按键加1计数即可实现。当选择某种模式后，led灯就按着既定的模式运转。 （2）控制数码管的显示：让2个数码管同时稳定的显示12。 （3）控制液晶显示静态信息：第一行显示：HEJK WELCOME U！；第二行显示： QQ:2372775147。 提
