《拔河游戏机设计课程》由会员分享，可在线阅读，更多相关《拔河游戏机设计课程（18页珍藏版）》请在金锄头文库上搜索。
1、拔河游戏控制电路摘要 电子拔河游戏机电路可分为脉冲发生器电路和计数/译码器电路两大部分。脉冲发生器电路部分采用两个与非门组成的基本RS触发器，经整形后产生脉冲信号。计数/译码器电路部分以CC40193为主体，译码器采用集成芯片CC4514。计数器根据脉冲输入发生变化，CC4514的输出随之发生相应的变化，当脉冲信号移动至Q7或Q9时，将CC4514的输出端锁存，此时脉冲的输入不能引起输出状态的改变。1 拔河游戏机控制电路的设计方案论证1.1设计任务与要求（1）电路使用9个发光二极管，开机后只有中间一个发亮，此即拔河的中心点。（2）游戏双方各持一个按钮，迅速地、不断地按动，产生脉冲，谁按得快，亮
2、点就向谁的方向移动，每按一次，亮点移动一次。（3）亮点移到任一方终端二极管时，这一方就获胜，此时双方按钮均无作用，输出保持，只有复位后才使亮点恢复到中心。（4）用数码管显示获胜者的盘数。1.2 方案设计与论证方案一：可逆计数器CC40193原始状态输出4位二进制数0000，经译码器输出使中间的一只发光二极管点亮。当按动A、B两个按键时，分别产生两个脉冲信号，经整形后分别加到可逆计数器上，可逆计数器输出的代码经译码器译码后驱动发光二极管点亮并产生位移，当亮点移到任何一方终端后，由于控制电路的作用，使这一状态被锁定，而对输入脉冲不起作用。如按动复位键，亮点又回到中点位置，比赛又可重新开始。将双方终
3、端二极管的正端分别经两个与非门后接至二个十进制计数器CC4518的允许控制端EN，当任一方取胜，该方终端二极管点亮，产生一个下降沿使其对应的计数器计数。这样，计数器的输出即显示了胜者取胜的盘数。方案二：可以用两篇74LS192代替CC40193，先将两片73LS192连接成100进制的可逆，然后将其改成十六进制的计数器。用一全加器将两片74LS192的输出信号八位转化成四位，再接给CC4514的输入端。电路的其他部分不变。由以上两方案比较可知，明显方案一优于方案二，方案二要多加一块计数器和一块全加器，增加了电路的成本，且方案一的连接较为简单，方案二分析更为复杂一些。设计电路框图如图一所示：2
4、河游戏机控制电路各单元电路设计2.1 整形电路设计 由与门74LS08和与非门74LS00构成。2.1.1原理图如下所示：2.1.2基本RS触发器引脚图:基本RS触发器功能表RSQ10101011不变00不定机械开关接通时，由于振动开关会使电压或电流波形产生“毛刺”，利用基本RS触发器的记忆作用可以消除上述开关振东所产生的影响，设单刀双掷开关原来与B点接通，这时触发器的状态为0。当开关由B拨向A时，其中有一短暂的浮空时间，这时触发器的RS均为1，Q仍为0。中间触点与A接触时，A点的电位由于振动而产生“毛刺”。但是，首先是B点已经为高电平，A点一旦出现低电平，触发器的状态翻转为1，即使A点再出现
5、高电平，也不会再改变触发器的状态，所以Q端的电压波形不会出现“毛刺”现象。2.1.3整形电路若直接由A、B键产生的脉冲加到5脚或4脚，那么就有很多时机在进行计数输入时另一计数输入端为低电平，使计数器不能计数，双方按键均失去作用，拔河比赛不能正常进行。加一整形电路，前两个与非门组成一个基本RS触发器，在按钮的作用下产生脉冲，后一个与门和两个与非门组成一个整形电路其作用是产生一个占空比很大的脉冲信号，这样就减少某一方在计数时另一方输出为低电平的概率，使甲乙双方都能有效计数。2.2编码电路设计CC40193是加/减可逆计数器，控制加减的CP脉冲分别加至5脚和4脚，其内部主要由四位D型触发器组成。当C
6、R为高电平时，计数器置零。当 LD为低电平时，进行预置数操作，D0D3上的数据置入计数器中，计数器操作由两个时钟输入控制。当CPD=“1”时，在CPU上跳变时计数器加1计数;当CPU=“1”时，在CPD上跳变时计数器减1计数。原理图如下所示：CC40193引脚图注：BO 借位输出端 CO 进位输出端 CPD 减计数时钟输入端 CPU 加计数时钟输入端CR 清除端 D0D3 并行数据输入端 LD 并行置数控制端 Q0Q3 计数器输出端VDD 正电源 VSS 地CC40193功能表输入输出CRLDCPUCPDDOD1D2D3Q0Q1Q2Q3HLXLXXXXXd0Xd1Xd2Xd3Ld0Ld1Ld2
7、Ld3LHHXXXX加计数LHHXXXX减计数LHHHXXXX保持2.3 译码电路设计选用416线CC4514译码器。译码器的输出Y0Y14 分接9个发光二极管，二极管的负端接地，而正端接译码器；这样，当输出为高电平时发光二极管点亮。比赛准备，译码器输入为0000，Y0 输出为“1”，中心处二极管首先点亮，当编码器进行加法计数时，亮点向右移，进行减法计数时，亮点向左移。2.3.1原理图如下所示：2.3.2 集成芯片CC4514注：CC45144线16线译码器引脚排列及功能： A0A3 数据输入端 ；INH 输出禁止控制端；LE 数据锁存控制端；Y0Y15 数据输出端CC4514功能表输入 高电
8、平输出端 输入 高电平输出端 LEINHA3A2A1A0LEINHA3A2A1A0100000YO101001Y9100001Y1101010Y10100010Y2101011Y11100011Y3101100Y12100100Y4101101Y13100101Y5101110Y14100110Y6101111Y15100111Y711 无 101000Y800 输出状态锁定在上一个LE“1”时，A0A3的输入状态 2.4 控制电路设计为指示出谁胜谁负，需用一个控制电路。当亮点移到任何一方的终端时，判该方为胜，此时双方的按键均宣告无效。此电路可用异或门74F86和非门74F04来实现。将双方终
9、端二极管的正极接至异或门的两个输入端，当获胜一方为“1”，而另一方则为“0”，异或门输出为“1”，经非门产生低电平“0”，再送到CC40193计数器的置数端，于是计数器停止计数，处于预置状态，由于计数器数据端A、B、C、D和输出端QA、QB、QC、QD对应相连，输入也就是输出，从而使计数器对输入脉冲不起作用。原理图如下所示：2.5 胜负显示电路设计将双方终端二极管正极经非门后的输出分别接到二个CC4518计数器的EN端，CC4518的两组4位BCD码分别接到实验装置的两组译码显示器的A、B、C、D插口处。当一方取胜时，该方终端二极管发亮，产生一个上升沿，使相应的计数器进行加一计数，于是就得到了
10、双方取胜次数的显示，若一位数不够，则进行二位数的级联。2.5.1 集成芯片CC4518 CC4518为双BCD加计数器，该器件由两个相同的同步4级计数器组成。计数器级为D型触发器。具有内部可交换CP和EN线，用于在时钟上升沿或下降沿加计数。在单个单元运算中， EN输入保持高电平，且在CP上升沿进位。CR线为高电平时，计数器清零。计数器在脉动模式可级联，通过将Q3连接至下一计数器的EN输入端可实现级联。同时后者的CP输入保持低电平。CC4518引脚图注：1CP、2CP 时钟输入端 1R、2R 清除端 1EN、2EN 计数允许控制端1Q01Q3 计数器输出端 2Q02Q3 计数器输出端 CC451
11、8功能表输入 输出功能 CPREN 01加 计 数 00 加 计 数 0 保持 0 0010 1 全部为“0” 2.5.2 集成芯片CC4511 将输入BCD标准代码变换成驱动七段数码管所需的码信号，又称四线七段锁存译码管其中四线AD为BCD码输入端， a、b、c、d、e、f、g 译码输出端，输出“1”有效，用来驱动共阴极LED数。CC4511内接有上拉电阻，故只需在输出端与数码管笔段之间串入限流电阻即可工作。译码器还有拒伪码功能，当输入码超过1001时，输出全为“0”，数码管熄灭。 测试输入端，“0”时，译码输出全为“1”。 消隐输入端，“0”时，译码输出全为“0”。 LE 锁定端，LE“1”时译码器处于锁定（保持）状态，译码输出保持在LE0时的数值，LE0为正常译码。CC4511引脚图CC4511功能表输 入输 出LEDCBAabcdefg显示字形01111111010000000消隐0110000111111001100010110000011001011011010110011111100101101000110011011010110110110110110001111101101111110000011100011111110111
