《2017毕业论文-基于avr单片机录音笔的设计与制作》由会员分享，可在线阅读，更多相关《2017毕业论文-基于avr单片机录音笔的设计与制作（42页珍藏版）》请在金锄头文库上搜索。
1、毕业设计 系 别：电子工程系专 业：计算机控制班 级：0802班姓 名： 设计课题：基于AVR单片机录音笔的设计与制作 指导老师： 前言前言AVR单片机是一款功能十分强大，集成度非常高的数字处理系统。它集成了ADC与PWM的模块，而且还有硬件滤波器！它基本上能够处理生活中实时性不太强的模拟信号与数字信号，并实现通信！该课题设计基于ATmega16单片机，介绍和分析了录音笔的基本原理，并做出了较为简单的录音笔模型展示其原理！主要运用了ATmega16单片机内部集成的ADC转换模块以及PWM功能，将从外部接收的模拟信号转化为数字信号，并存储在AT45DB041B存储芯片中，再将从AT45DB041
2、B存储芯片中读取的数字信号转化为模拟信号，送到外部的喇叭中进行播放。主要功能有录音，存储，删除，放音等！目录I目 录1课题分析11.1录音笔简介11.2设计构想12方案选择32.1运用专门的语音芯片32.2运用avr自带的ADC以及PWM模块33芯片简介43.1 ATmega16芯片简介43.2 AT45DB041B芯片简介84总体设计134.1系统设计方框图134.2硬件设计134.2.1硬件设计思想134.2.2声音输入模块144.2.3声音存储模块144.2.4声音输出模块164.3软件设计164.3.1软件设计思想164.3.2程序流程图184.3.3主函数方框图204.4系统的调试与
3、总结215总结227附录23附录A：系统的总体设计原理图23附录B：系统软件设计源程序清单24课题分析1课题分析1.1录音笔简介数码录音笔，也称为数码录音棒或数码录音机，数字录音器的一种，为了便于操作和提升录音质量造型并非以单纯的笔型为主，携带方便，同时拥有多种功能，如激光笔功能、FM调频、MP3播放等。与传统录音机相比，数码录音笔是通过数字存储的方式来记录音频的。数码录音笔通过对模拟信号的采样、编码将模拟信号通过数模转换器转换为数字信号，并进行一定的压缩后进行存储。而数字信号即使经过多次复制，声音信息也不会受到损失，保持原样不变。1.2设计构想 设计三个按钮，分别实现录音、删除、放音的功能，
4、当按下不同的按钮时，可以实现不同的功能。 首先要实现声音信号的采集，就需要一种声敏传感器，可以采用MIC，再加上一些滤波电路，从而实现声音信号的采集。但是我们都知道，计算机处理的是数字信号，而采集的声音信号是模拟信号，因此，需要实现从模拟信号到数字信号的转化，可以利用专门的ADC转换芯片或者是其他的某种方法，将模拟信号转化为数字信号。接下来就是转化后的声音信号的存储，需要某种存储芯片，将信号存储在芯片中，以至于掉电之后，声音信号1不丢失。最后就是声音的还原，将信号从存储芯片中读取出来，但是此时的信号是数字信号，需要进行DAC转换，可以利用专门的DAC转换芯片或者是其他的某种方法来实现，将转化后
5、的模拟信号，送到外部的喇叭播放。删除则直接将存储芯片中的数据删除就行了，当然这中间还有许多的细节问题需要考虑，例如声音的功率放大、去除杂波等等。2方案选择2方案选择2.1运用专门的语音芯片采用单片机控制一个语音芯片，再接一个FLASH存储器的结构。单片机可以控制录放时间，选取特定时间段的播放以及单多声道的录放，容易通过改变外接存储FLASH改变录放时间。此方法较为简单，但是这种语音芯片的价格较为昂贵，还有AVR单片机的功能十分强大、资源也比较丰富，如果把它仅仅作为一种控制开关使用，太过于浪费了。2.2运用avr自带的ADC以及PWM模块AVR系列的单片机内部，已经集成了ADC和PWM模块，利用
6、这两个模块，可以实现数模转换和模数转换。只要从软件上加以控制，就可以实现声音的录放功能。此方法很好的利用了单片机的内部资源，不但可以节约大量的费用而且还可以让我们更进一步的了解AVR系列单片机的内部结构，因此在本课题中采用了这种方法。3芯片简介39 3芯片简介3.1 ATmega16芯片简介1ATmega16 的封装如图3-1所示。图3-1 ATmega16 的引脚图ATmega16 的引脚说明：VCC 数字电路的电源 GND 地 端口 A(PA7.PA0) 端口 A 做为 A/D 转换器的模拟输入端。 端口 A 为 8 位双向 I/O 口，具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动
7、特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，端口被外部电路拉低时将输出电流。在复位过程中，即使系统时钟还未起振，端口 A 处于高阻状态。端口 B(PB7.PB0) 端口 B 为 8 位双向 I/O 口，具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，端口被外部电路拉低时将输出电流。在复位过程中，即使系统时钟还未起振，端口 B 处于高阻状态。端口 B 也可以用做其他不同的特殊功能。端口C(PC7.PC0) 端口 C 为 8 位双向 I/O 口，具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特 性，可以输
8、出和吸收大电流。作为输入使用时，若内部上拉电阻使能，端口被外部电路拉 低时将输出电流。在复位过程中，即使系统时钟还未起振，端口 C 处于高阻状态。如果 JTAG接口使能，即使复位出现引脚 PC5(TDI)、 PC3(TMS) 与 PC2(TCK) 的上拉电阻被激活。端口 D(PD7.PD0) 端口 D 为 8 位双向 I/O 口，具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特 性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，则端口被外部电路拉低时将输出电流。在复位过程中，即使系统时钟还未起振，端口 D 处于高阻状态。 端口 D 也可以用做其他不同的特殊功能。 RESET
9、复位输入引脚。持续时间超过最小门限时间的低电平将引起系统复位。持续时间小于门限间的脉冲不能保证可靠复位。XTAL1 反向振荡放大器与片内时钟操作电路的输入端。XTAL2 反向振荡放大器的输出端。 AVCC AVCC是端口A与A/D转换器的电源。不使用ADC 时，该引脚应直接与VCC连接。使用ADC时应通过一个低通滤波器与 VCC 连接。AREF A/D 的模拟基准输入引脚。ATmega16 的功能说明：AVR 内核具有丰富的指令集和 32 个通用工作寄存器。所有的寄存器都直接与算逻单元(ALU) 相连接，使得一条指令可以在一个时钟周期内同时访问两个独立的寄存器。这种结构大大提高了代码效率，并且
10、具有比普通的 CISC 微控制器最高至 10 倍的数据吞吐率。 ATmega16 有如下特点:16K字节的系统内可编程Flash(具有同时读写的能力，即RWW) ，512 字节 EEPROM ，1K 字节 SRAM ，32 个通用 I/O 口线，32 个通用工作寄存器，用于边界扫描的 JTAG 接口，支持片内调试与编程，三个具有比较模式的灵活的定时器 / 计数器(T/C),片内/外中断，可编程串行USART ，有起始条件检测器的通用串行接口，8路 10位具有可选差分输入级可编程增益 (TQFP 封装 ) 的 ADC ，具有片内振荡器的可编程看门狗定时器，一个 SPI 串行端口，以及六个可以通过
11、软件进行选择的省电模式。工作于空闲模式时 CPU 停止工作，而 USART、两线接口、 A/D 转换器、 SRAM、 T/C、 SPI 端口以及中断系统继续工作；掉电模式时晶体振荡器停止振荡，所有功能除了中断和硬件复位之外都停止工作；在省电模式下，异步定时器继续运行，允许用户保持一个时间基准，而其余功能模块处于休眠状态； ADC 噪声抑制模式时终止 CPU 和除了异步定时器与 ADC 以外所有 I/O 模块的工作，以降低 ADC 转换时的开关噪声； Standby 模式下只有晶体或谐振振荡器运行，其余功能模块处于休眠状态，使得器件只消耗极少的电流，同时具有快速启动能力；扩展 Standby 模
12、式下则允许振荡器和异步定时器继续工作本芯片是以 Atmel 高密度非易失性存储器技术生产的。片内 ISP Flash 允许程序存储器通过 ISP 串行接口，或者通用编程器进行编程，也可以通过运行于AVR 内核之中的引导程序进行编程。引导程序可以使用任意接口将应用程序下载到应用Flash存储区(Application Flash Memory)。在更新应用Flash存储区时引导Flash区(Boot Flash Memory)的程序继续运行，实现了 RWW 操作。 通过将 8 位 RISC CPU 与系统内可编程的 Flash 集成在一个片内， ATmega16 成为一个功能强大的单片机，为许多
13、嵌入式控制应用提供了灵活而成本的解决方案。 ATmega16 具有一整套的编程与系统开发工具，包括：C 语言 编译器、宏汇编、程序调试器 / 软件仿真器、仿真器及评估板。3.2 AT45DB041B芯片简介AT45DB041B的封装如图3-2所示。图3-2 AT45DB041B的引脚图AT45DB041B的引脚说明：连续输入（SI）：SI 脚仅作为输入脚且用于将数据写入至器件中。所有的数据输入包括操作码，地址序列都用此引脚。 连续输出（SO）：SO 脚仅作为输出脚且用于将器件内的数据移出。 连续时钟（SCK）：SCK 仅作为输入脚且用于控制流进和流出器件的数据。数据总是随着SCK 脚上的上升沿
14、进入而随着SCK 脚上的下降沿流出。 片选（CS）：当CS 脚为低电平时选通数字闪存。当器件没有被选通时，数据无法被 SI 脚所接收，而SO 脚将会保持为高阻态。要进行某个操作，CS 脚上必须有一个由高到低电平的跃变，要结束某个操作，CS 脚上必须有一个由低到高电平的跃变。写保护：如果WP 脚置为低电平，主存中的前256 页就无法被重写。要重写前256页的唯一方法就是将该引脚拉为高电平，然后用前面所提到的编写命令。WP 脚是内部拉高的；因此若非需要，WP 脚上不需连接其他引脚。然而，我们建议尽量通 过外部拉高WP 引脚。 复位：复位脚（RESET）上的低电平将终止正在运行中的操作并将内部状态置为空闲状态。只要RESET 脚上一直为低电平，那么器件就一直处于复位状态。一旦RESET 脚上返回至高电平，器件就可以正常运行了。本器件内部整合了电源开启重接电路，所以在开启电源期间在RESET 脚上并无何限制。RESET 脚也是内部拉高的；因此若非需要，RESET 脚上不需连接其他引脚。然而，我建议尽量通过外部拉高RESET 引脚。 准备/忙：当器件进行某个内部自同步操作而处于忙状态时，该漏极输出引脚将被拉低。该引脚通常处于高电平状态（通过1 个1 千欧外部上拉电阻），而
