《数字电路与逻辑设计试题》由会员分享，可在线阅读，更多相关《数字电路与逻辑设计试题（8页珍藏版）》请在金锄头文库上搜索。
1、数字电路与逻辑设计试题3参考答案一. 填空题(10)1 一个触发器有Q和Q两个互补的输出引脚，通常所说的触发器的输出端是指 Q ，所谓置位就是将输出端置成 1 电平，复位就是将输出端置成 0 电平。2 我们可以用逻辑函数来表示逻辑关系，任何一个逻辑关系都可以表示为逻辑函数的 与或 表达式，也可表示为逻辑函数的 或与 表达式。 3计数器和定时器的内部结构是一样的，当对不规则的事件脉冲计数时，称为 计数 器，当对周期性的规则脉冲计数时，称为 定时 器。4当我们在计算机键盘上按一个标为“3”的按键时，键盘向主机送出一个ASCII码，这个ASCII码的值为 33H 。5在5V供电的数字系统里，所谓的高
2、电平并不是一定是5V，而是有一个电压范围，我们把这个电压范围称为 高电平噪声 容限；同样所谓的低电平并不是一定是0V，而也是有一个电压范围，我们把这个电压范围称为 低电平噪声 容限。二. 选择题(10)1在数字系统里，当某一线路作为总线使用，那么接到该总线的所有输出设备（或器件）必须具有 b 结构，否则会产生数据冲突。a. 集电极开路； b. 三态门； c. 灌电流； d. 拉电流2TTL集成电路采用的是 b 控制，其功率损耗比较大；而MOS集成电路采用的是 a 控制，其功率损耗比较小。a. 电压； b.电流； c. 灌电流； d. 拉电流3 欲将二进制代码翻译成输出信号选用 b ，欲将输入信
3、号编成二进制代码选用 a ，欲将数字系统中多条传输线上的不同数字信号按需要选择一个送到公共数据线上选用 c ，欲实现两个相同位二进制数和低位进位数的相加运算选用 e 。 a. 编码器； b. 译码器； c. 多路选择器；d. 数值比较器；e. 加法器； f. 触发器； . 计数器； h. 寄存器4 卡诺图上变量的取值顺序是采用 b 的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。 a. 二进制码； b. 循环码； c. ASCII码； d. 十进制码5 根据最小项与最大项的性质，任意两个不同的最小项之积为 0 ，任意两个不同的最大项之和为 1 。a. 不确定； b. 0 ； c. 1 三.
4、 简答题(50)1分别写出（或画出）JK、D、T和T四个触发器的特征方程、真值表和状态转换图。2请分别完成下面逻辑函数的化简。1). 答：原式2). 答：原式的对偶式为： =A3请分别说明A/D与D/A转换器的作用，说明它们的主要技术指标，并进一步说明在什么情况下必须在A/D转换器前加采样保持电路。答：A/D与D/A转换器分别能够将模拟量转换成数字量与数字量转换成模拟量，通过这样的转换电路，能够将模拟系统和数字系统联系起来，实现对模拟系统的检测、监视和控制。A/D与D/A转换器的主要技术指标分别为转换进度和转换时间。因为A/D转换需要一定的时间，当在这段时间里，被转换的信号发生改变，将使转换结
5、果不准确，必须将要转换时刻的模拟量保持下来，确保转换期间该值的稳定。4分析下图所示电路的逻辑功能（写出表达式，列真值表描述功能）。答：列出其中间函数。，得（2）列出真值表A B CY1Y20 0 0000 0 1100 1 0100 1 1011 0 0101 0 1011 1 0011 1 111(3) 逻辑功能输出为Y1的电路的逻辑功能是电路实现了输入奇数个有效时输出是为1即全加器的Si。输出为Y2的电路的逻辑功能是电路实现了输入的两个或两个以上有效时输出为了，即全加器的Ci.5请分析并回答下图的时序逻辑电路的功能。答：1）根据图可写出电路的驱动方程：2） 将驱动方程代入JK触发器的特征方
6、程Qn+1=JQn + KQn中，得状态方程为： Q1n+1=Q2Q3 Q1 Q2n+1=Q1 Q2 + Q1Q3 Q2 Q3n+1=Q1Q2Q3 + Q2Q33） 写出输出方程为：Y=Q2Q3 4） 每经过七个时钟触发脉冲以后输出端Y从高电平跳变为低电平，且电路的状态循环一次。所以此电路具有对时钟信号进行计数的功能，且计数容量等于七，称为七进制计数器。四. 分析设计题(30)1请用与非门组成全加器，画出逻辑图。解： （1）列出真值表。根据题意，要实现全加器功能，所以其输入变量应含有两个相加位Ai，Bi和低位来的进位Ci-1。其输出应含有位的相加结果Si与本次相加是否向高位的进位Ci。由此，画
7、出输入输出关系如下图（2）写出逻辑表达式。（3）将逻辑函数化为与非门的形式。五. 填空题(10)1任何有限的逻辑关系，不管多么复杂，其逻辑函数都可通过逻辑变量的与、或、非三种运算符加以实现，但逻辑函数的一般表达式 不是 唯一的，而其标准表达式 是 唯一的。2任意两个最小项之积为 0 ，任意两个最大项之和为 1 。 3对于逻辑函数，为了化简，利用逻辑代数的基本定理，可表示为，但这可能引起 0 型险象，因为在B=1、C=1时，化简前逻辑函数的值恒为1，但化简后逻辑函数的值为。4当我们在计算机键盘上按一个标为“9”的按键时，键盘向主机送出一个ASCII码，这个ASCII码的值为 39 。5在3.3V
8、供电的数字系统里，所谓的高电平并不是一定是3.3V，而是有一个电压范围，我们把这个电压范围称为 高电平 容限；同样所谓的低电平并不是一定是0V，而也是有一个电压范围，我们把这个电压范围称为 低电平 容限。六. 选择题(10)1在下列程序存储器的种类中，可在线改写的有 b d 。a. PROM； b. E2PROM； c. EPROM； d. FLASH_M2为了实现某种逻辑运算关系，其实现方法有多种多样，其中历史上曾经用到的有以下几种方式，但实现的空间密度最小、能耗最低、能得到普及应用的实现方式是 d 。a. 机械式； b.电磁式； c. 分立元件式； d. 集成电路3在数字电路中，根据电路是
9、否具有反馈记忆功能，将其分为组合逻辑电路和时序逻辑电路两种。下列各项中，为组合逻辑电路的是 befgi ，为时序逻辑电路的是 acdh 。a. 触发器； b. 译码器； c. 移位寄存器；d. 计数器；e. 加法器；f. 编码器； . 数值比较器； h. 寄存器； i. 多路选择器4 卡诺图上变量的取值顺序是采用 b 的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。 a. 二进制码； b. 循环码； c. ASCII码； d. 十进制码5在可编程逻辑芯片中，有PROM、PAL、GAL、CPLD等多种结构方式，其中PROM是 b ，PAL是 c ，GAL是 a ，CPLD是 a 。a. 与阵
10、列可编程； b.或阵列可编程； c. 与或阵列皆可编程七. 简答题(50)1分别画出JK和D触发器的电路符号图，并分别画出将JK触发器转换成D触发器以及将D触发器转换成JK触发器的电路连接图。答：JK和D触发器的电路符号图如下图所示，JK触发器转换成D触发器以及将触发器转换成JK触发器的电路连接图也如下图所示。2三个人在做翻手掌游戏，当有一位出掌信息（掌心、掌背）与其他两位不同时，该位出局。请按组合逻辑电路设计的步骤，写出表示所有出局可能的函数表达式，并画出其电路图。答：三人命名为A、B、C，掌心为1，掌背为0，F是输出函数，为1表示有人出局。则有如下真值表。ABCF0000001101010
11、1111001101111011110由真值表可得输出函数。3请分别说明A/D与D/A转换器的作用，说明它们的主要技术指标，并进一步说明在什么情况下必须在A/D转换器前加采样保持电路。答：A/D与D/A转换器是连接模拟电路和数字系统的接口电路，A/D将模拟信号转换成数字信号，D/A将数字信号转换为模拟信号。它们的主要技术指标有转换分辨率（或位数）和转换时间（或建立时间）。对于快速变化的被转换信号，因为A/D转换需要一定的时间，如果在A/D转换期间，模拟信号量在变化，就需要加采样保持电路。4用ROM构成能实现函数的运算表电路（注：输入x为3位二进制数B2、B1、B0，输出y为5位二进制数Y5、Y
12、4、Y3、Y2、Y1、Y0）。答：根据题意，实现这种运算的真值表如下：B2B1B0Y5Y4Y3Y2Y1Y0000000000001000001010000100011001001100010000101011001110100100111110001由上表可得函数如下：5 请分别写出图5.1和图5.2的表达式。答：图5.1的表达式为，图5.2的表达式为，八. 分析设计题(30)1 请设计一个两位二进制比较电路（进行比较的两个两位二进制数分别为A1、A0和B1、B0）。解：由题意，其输出有F1、F2、F3三个函数，F1表示AiBi、F1表示AiBi、F1表示AiBi。则有如下真值表：A1A0B1
13、B0F1F2F30000010000100100100010011001010010001010100110001011100110001001001100101001010110011100100110110011101001111010可得各自的表达式如下：由此可得各自的实现电路图如下：2用J-K触发器设计一个七进制可逆计数器，要求当X=1时，进行加1计数；当X=0时，进行减1计数，并判定它们能否自启动。解：根据题意，三个JK触发器分别为Q2Q1Q0，可得实现上述功能的状态转换图为：由状态转换图可得总的卡偌图为：XQ2/Q1Q0/Y1Y20001111000001/00010/00100/00011/0001101/00110/00
