《存储器设计实验报告》由会员分享，可在线阅读，更多相关《存储器设计实验报告（3页珍藏版）》请在金锄头文库上搜索。
1、实验一：存储器设计一、实验目的:1、掌握随机存储器 RAM 的工作特性及使用方法；2、掌握半导体存储器存储和读写数据的工作原理。二、实验电路及其原理：1实验电路图2、设计原理存储器就是选择 RAM 地址，并对其操作存入数据，在需要时对其读取，并把数据输出到数据总线。实验思路大致为：第一个 74273 用来接收数据存放在 RAM 里的地址，即 A07。当CPMAR 有效时数据进入芯片。当 WE=1,RD=0 时，RAM 进行写操作，接收存储在 74273 里的数传到地址端口，同时接收从 B07 输入的数据传到数据端口，把数据写到相应 RAM里。当 WE=0。 RD=1 时，RAM 进行读操作，把
2、对应存储单元的数据传到第二个 74273，通过 74273 传到 74244 芯片输出。三、实验步骤1、根据实验原理在 maxplus 下连接电路图，对其进行编译。2、根据实验原理设计各个输入端的波形图，对其进行仿真模拟获得输出数据，仿真波形如下图。四、仿真图说明：RAM 在 WRE=1 时才工作，为方便起见 WRE 置为 1；74244 在RAM_BUS=0 时工作，为方便起见 RAM_BUS 置为 0。因 CPMOR 为一个周期变换一次，为了不浪费存储空间，A0 为两倍的周期变换， A1 为四周期变换，以此类推。存储的数据从 11H 起依次增加。五、实验总结通过本次实验熟练掌握 MAX+PLUS 软件，并运用该软件设计存储器，了解了存储器的结构设计和工作原理，并在理解的基础上自己设计了一个简单的存储器。在之后的波形仿真图模拟时，发现自己不能很好控制各个芯片的片选信号，不知道如何使各个芯片在合适的时间工作，在经过仔细分析后，设置了上图的波形图，保证每个存储单元都可以存到数，没有刚开始的浪费现象，数据在各个数据线之间的传输也正常，存储器的数据输出为两个周期输出一次（这是因为 WR、RD 为一个周期变换一次，在两个周期后才会读有效） 。通过此次实验对 MAXPLUS 有了初步了解，同时也对存储器的结构有了一定的了解，初步掌握了一些设置波形的技巧。
