《数字电路讲义第八章》由会员分享，可在线阅读，更多相关《数字电路讲义第八章（152页珍藏版）》请在金锄头文库上搜索。
1、,第八章 存储器与可编程逻辑器件 第一节 概述,EPROM,FPGA,第八章 存储器与可编程逻辑器件 第一节 概述,第八章 存储器与可编程逻辑器件 第一节 概述,第二节 随机存取存储器-RAM （RAM- Random Access Memory ）,随机存储器的特点是：在工作过程中，既可从存储器的任意单元读出信息，又可以把外界信息写入任意单元，因此它被称为随机存储器，简称 RAM 。,RAM 按功能可分为 静态、动态两类,一、静态随机存取存储器- Static RAM,84位SRAM,A0 A1 A2,DI3 DI2 DI1 DI0,DO3 DO2 DO1 DO0, SRAM的写操作时序,三
2、总线如何配合？, SRAM的写操作时序, SRAM的读操作时序,6116,二、动态随机存取存储器- Dynamic RAM,存储、读出过程,二、动态随机存取存储器- Dynamic RAM,刷新 动态RAM,DRAM的优点: 存储容量大, 集成 度高 DRAM的缺点: 需要定时刷新,DRAM的结构,DRAM的 工作方式,三、 RAM的扩展与应用,1、容量扩展 位扩展：存储器并行数据位数的扩展 字扩展：存储深度的扩展,字扩展：存储深度的扩展,低位地址直接相连,高位地址译出片选,常用RAM组件：,RAM2114：共有10根地址线，4根数据线。 容量为：1024字4位（即1K4）,RAM6116：共
3、有11根地址线，8根数据线。 容量为：2048字8位（又称为2K8）,AM21L41：共有12根地址线，1根数据线。 故其容量为：4096字1位（即4K1）,AM12168：共有12根地址线，4根数据线。 容量为：4096字4位（即4K4）,RAM2114、6116的管脚图,2114容量的扩展,用两片2114 将位数由 4位扩展到 8位,1. 位数的扩展：把各片对应的地址线连接在一起，数据线并列使用即可。接线如下图：,2. 字数的扩展：,74LS139,例8-1 试将容量为2564位的SRAM(AM9122)，扩展成5128位的RAM组合 分析：位扩展 4 8 需两片AM9122 字扩展256
4、 512 深度为原来的两倍 224 共需4片容量为2564位的SRAM(AM9122),多块RAM构成内存条,CPU与RAM的连接,PC控制接口卡中RAM的电路,三、 RAM的扩展与应用,1、双口RAM,三、 RAM的扩展与应用,1、双口RAM,应用：,显示缓存、字符合成器,三、 RAM的扩展与应用,2、RAM用作移位寄存器,应用： 大容量移位 延时：音乐喷泉,三、 RAM的扩展与应用,3、先进先出存储器 FIFO（First In First Out）,应用？,PC-HD接口,存储变调,半满标志 全满标志,案例：ATA接口,原理？,不同传输率总线转换,三、 RAM的扩展与应用,3、先进先出存
5、储器- FIFO,用边读边写双端口RAM构成FIFO,三、 RAM的扩展与应用,3、先进先出存储器- FIFO,用标准RAM构成FIFO,AI-AO=?,只读存储器，工作时其存储的内容固定不变。只能读出，不能随时写入，所以称为只读存储器。,一、 ROM的基本结构及工作原理,ROM主要由地址译码器、存储矩阵和输出电路三部分组成。,MROM PROM EPROM EEPROM,第三节 只读存储器( ROM ),固定ROM,ROM主要由 地址译码器 存储矩阵 输出电路,给出任意一个地址码，译码器与之对应的字线变为高电平，进而从位线上便可输出四位数字量。,ROM阵列示意图,ROM阵列示意图,ROM阵列
6、示意图,0和1的输出？,1,0,ROM阵列示意图,0,1,1,0,符号和定时图,A关联的作用: 当Am=1时，受影响的输入、输出端被选通，允许各输入端上的数据写入存储器中的m号区域，或者允许m号区域的内容从输出端被读出； Am=0时，受影响的输入、输出端被封锁，不允许写入也不允许读出,特点: 出厂时全部存储 “1”，用户可根据需要将某些单元改写为 “0”, 然而只能改写一次。,将熔丝烧断，该单元则变成“0”。,二、可编程 ROM （PROM）,二、可编程 ROM （PROM）,编程图,EPROMErassable PROM 所存储的信息可以用紫外线照射擦除，重新编程。,三、 可改写PROM（E
7、PROM和EEPROM）,ROM PROM,高电平,编程后， 栅极阈值变高， 输出为0,EPROMErassable PROM 所存储的信息可以用紫外线照射擦除，重新编程。,三、 可改写PROM（EPROM和EEPROM）,2732, EEPROM(E2PROM) Electrically EPROM 电可擦除PROM,三、 可改写PROM（EPROM和EEPROM）,优点：方便，主板在线升级等；注意，案例38所,ROM PROM EPROM,四、 ROM的扩展的与应用,1、ROM的扩展,四、 ROM的扩展,8位扩展：,四、 ROM的扩展,将容量为1K8的PROM（28L85A）编程为8K1的
8、ROM,地址的不同,考研例题：,ROM的连接电路,A19A15: 11111,CPU与ROM的连接,2、ROM的应用举例,a. 用于存储固定的专用程序,b. 利用ROM可实现查表或码制变换等功能,查表功能 查某个角度的三角函数,把变量值（角度）作为地址码，其对应的函数值作为存放在该地址内的数据，这称为 “造表”。使用时，根据输入的地址(角度)，就可在输出端得到所需的函数值，这就称为“查表”。,码制变换 把欲变换的编码作为地址，把最终的目的编码作为相应存储单元中的内容即可。,例8-2 试将容量为1K8 位的 PROM ( 28L85A ）编程为 8K1 位的 ROM ，画出必要的连线图，注明地址
9、码的安排。,例8-3 试用PROM实现8位B码至BCD码的转换,有不足,例8-4 用容量为2K8 的ROM，构成14位的数据产生可控的奇/偶校验码,b14=0，？ b14=1，？,奇校验 偶校验,奇校验,利用ROM存储字库点阵,地址,数据,利用ROM存储字库点阵,公,利用ROM存储字库点阵,编程一个汉字就需芯片 16x16 个存储单元。 一个容量为 64Kx16 位的 EPROM ， 可以存储上述字体的汉字 4 000 个， 而地址码需 16 位，输出数据线需 16 条。,巨人集团,3. ROM 在波形发生器中的应用,很有用,ROM实现逻辑函数实例,d0m（1，2，4，7） d1m（1，2，3
10、，7）,ROM实现组合函数的不足 芯片的利用率不高。这是因为ROM中的与阵列是一个固定的全译码阵列， 每一个乘积项都是一个最小项，只能实现组合逻辑函数的最小项表达式，不能进行化简，而且实际上大多数的组合逻辑函数也并不需要所有的最小项。因此，ROM在绝大多数场合还是被作为存储器使用。,第四节 可编程逻辑阵列-PLA （PLA Programmable Logic Array ）,一、概述,二、PLA的工作原理及应用,“与”“或”都可编程,与ROM的区别？,或的数量限制,二、PLA的工作原理及应用,Q0=?,编程例子：,P1,P2,P3,P4,P5,P2,P4,P5,P3,P6,例8-6试用适当的
11、PLA和触发器实现一可变模分频器，当控制输入X0时，分频模M5；X1时，M7，且在状态Q2Q1Q0111时，输出Z为1，其余情况均为0，此外，电路还具有异步置位输入SD。 解：首先列功能表进行计数器设计,选用D触发器,三、PLA的扩展,输出扩展,三、PLA的扩展,乘积项扩展,内部编程 反码输出,三、PLA的扩展,输入扩展,三、PLA的扩展,输入扩展,乘积项扩展,输出扩展,三、PLA的扩展,特点：与、或都可编程； 不足：,有点复杂、成本高 有解决办法吗 ？,第五节 可编程阵列逻辑-PAL （PAL Programmable Array Logic ）,特点：与阵列可以编程； 或阵列以固定的 有多
12、种输出结构可供选择,相同,不同,功能？,极性 选择,PAL的命名,PAL的基本输出结构,PAL的基本输出结构,是否 取非,PAL的基本输出结构,PAL的基本输出结构,同步 时钟,PAL的基本输出结构,异步 时钟,PAL的基本输出结构,组合,时序,用PAL实现下电路,特点： PLA：只能组合，非常灵活。 有点复杂、成本高 PAL：可组合，也可时序。 不足：采用熔丝工艺，只能编程一次,第六节 通用阵列逻辑-GAL （GAL Generic Array Logic ） 一、GAL的结构,GAL结构,PAL结构,GAL结构,二、OLMC的结构和组态Output Logic Macro Cell,乘积项
13、 选择,三态使能 选择,反馈 选择,输出 选择,二、OLMC的结构和组态,二、OLMC的结构和组态,二、OLMC的结构和组态,二、OLMC的结构和组态,二、OLMC的结构和组态,二、OLMC的结构和组态,例：试用GAL16V8构成6位通用移位寄存器,二、OLMC的结构和组态,二、OLMC的结构和组态,二、OLMC的结构和组态,第七节 PLD的发展与编程, 一、 第三代PLDHDPLD,家族成员：EPLD、CPLD、FPGA 种类： 单元型HDPLD FPGA ，类似标准门阵列结构； 阵列扩展型HDPLDEPLD和CPLD， 基于与-或阵列结构（乘积项结构） 典型产品： Xilinx公司的FPG
14、A器件 Altera公司的CPLD器件。,部分HDPLD产品的性能表,可编程逻辑块： CPLD的主体部分 输入/输出块： 输入、输出 可编程互连资源：用于逻辑块之间以及逻辑块与 输入/输出块之间的连接, 二、 Altera公司的MAX7000系列CPLD 编程工艺：E2PROM，可在系统编程 系列成员：MAX7000E、MAX7000S、 MAX7000A 门数：6005000个 宏单元数：32256个 I/O引脚数：36155个。 ,ALTERA MAX 7000S 系列的特点,MAX 7000S 支持系统级集成 用于产品制造的系统内可编程特性（ISP） 用于产品测试的边缘扫描测试标准（JT
15、AG） 相同器件系列的引脚纵向兼容 引脚和结构与最初的MAX 7000系列兼容 所有MAX 7000S 器件的增强功能 6 个输出使能 2 个全局时钟 可选的集电极开路输出 转换速度控制,MAX7000A的电路结构图,逻辑阵列块LAB （Logic Array Block）,I/O控制块,可编程互连阵列PIA （Programmable Interconnect Array）,专用输入,MAX7000S 系列的内部互连结构,逻辑阵列块,可编程连线阵列,1 逻辑阵列块LAB MAX7000A的主体是通过可编程互连阵列PIA连接在一起的、 高性能的、 灵活的逻辑阵列块。每个LAB由16个宏单元组成， 输入到每个LAB的信号如下： 来自于PIA的36个通用逻辑输入； 全局控制信号（时钟信号、 清零信号）； 从I/O引脚到寄存器的直接输入通道， 用于实现MAX7000A的最短建立时间。LAB的输出信号可以同时馈入PIA和I/O控制
