《载波移相多电平PWM实现的研究》由会员分享，可在线阅读，更多相关《载波移相多电平PWM实现的研究（5页珍藏版）》请在金锄头文库上搜索。
1、 基于 DSP&CPLD 的载波移相多电平 PWM 实现的研究 摘要：用载波移相 PWM 和功率单元级联来实现多电平逆变器，其技术难点在于如何实现大量的 PWM 控制信号。在分析多电平逆变器拓扑结构和控制策略的基础上，针对载波移相 PWM 的控制方法，本文提出基于 DSP&CPLD 的载波移相多电平 PWM 的实现方案，最终完成一套七电平逆变器的设计。 关键词：载波移相；多电平；PWM Abstract: Carrier phase-shifted PWM and power unit cascaded to achieve multi-level inverter, its technica
2、l difficulty is how to produce so many PWM control signals. Based on the analysis of multi-level inverter topology and control strategy and the carrier for phase-shifted PWM control method .it is proposed in this paper based on the DSP & CPLD that carrier phase-shifted PWM multi-level inverter,event
3、ually completed a seven-level inverter design. Key words: carrier phase-shifting multilevel PWM 1 引言 随着电力电子技术和电力半导体技术的迅速发展，中压大功率传动设备在石油化工、矿山开采、轧钢和冶金、运输等领域得到了广泛的应用，不仅提高了资源的利用率，同时还降低了生产的成本，其中变频器扮演着重要的角色。虽然其电路的拓扑结构和控制技术已经比较成熟，但多电平技术的研究仍备受大家的关注。多电平技术避免了器件的直接串联，具有输出电压高，谐波含量低，电压变化率小，开关频率低等优点。多电平技术实现的关键在于如
4、何实现大量的 SPWM 控制信号。本文针对这个问题进行研究和探讨，利用 DSP 和 CPLD 两大控制器来实现多电平 SPWM，并最终给出实测波形图。 2 总体设计方案 2.1 单元串联多电平变频器拓扑结构介绍 单元串联多电平变频器的拓扑结构简单，易于模块化，可以根据系统对输出电压、电平数的要求确定功率单元的级数。如图 1 所示，七电平 H 桥串联逆变器拓扑结构图，其单相电压是由三个功率单元组成，每个功率单元均为 H 桥逆变电路结构，输出端依次串联在一起，并利用 SPWM 信号控制功率单元中开关器件的通与断（即控制功率单元的输出），最终实现多电平电压的叠加输出。 2.2 载波移相控制理论 一般
5、来说，N 电平的逆变器调制，需要 N-1 个三角载波。移相载波调制法中，所有三角波均具有相同的频率和幅值，但是任意两个相邻载波的相位要有一定的相移，其值为 （1） 调制信号通常为幅值和频率都可调节的三相正弦信号。通过调制波和载波的比较，可以产生所需要的开关器件的驱动信号1。 但在数字化实现中，载波移相法一般不是由一个调制波和一组经过相移的载波比较生成，而是由调制波和一个载波进行比较之后，再进行一定的延时得到各个功率单元的 SPWM 控制信号。在本系统中采用此种方法来实现多路 SPWM 的控制信号。 根据对以上概念的理解和分析，在本系统中，采用 DSP+CPLD 来完成多路 SPWM 控制信号的
6、实现。其中由 DSP 控制器实现单相电压中的第一级功率单元两桥臂控制信号，并由 CPLD 来实现对这两路控制信号的移相延时，进而实现单相电压中各个功率单元的 SPWM 控制信号（即移相后信号）。系统原理框图如下图 2 所示： 3 DSP 控制部分 DSP 控制部分主要任务是实现单相电压中第一级功率单元的两路控制信号。如图 3 所示，这两路控制信号分别控制左桥臂 Q1 和右桥臂 Q3 两开关器件的通与断，为避免同一桥臂上的两个开关器件同时导通，使 Q2 和 Q4 控制信号分别为 Q1 和 Q3 信号的互补信号，由于器件的动作需要一定时间，因此 Q1 和Q2、Q3 和 Q4 信号间需要增加一定的死
7、区延时时间，在本系统中，死区延时的时间由硬件完成。 功率单元左桥臂 Q1 的控制信号由三角载波与参考波（正弦波）比较得到，当参考波大于载波时，输出高电平，Q1 导通，Q2 截止；反之，输出低电平，Q1 截止，Q2 导通。Q1 信号取反后得到 Q2 信号。左桥臂 Q3 的控制信号由互差 180。的三角载波与参考波（正弦波）比较得到，当参考波大于载波时，输出高电平，Q3 导通，Q4 截止；反之，输出低电平，Q3 截止，Q4 导通。Q3 信号取反后得到 Q4 信号。载波与参考波的比较过程参考图 4，两桥臂控制信号的实测波形如图 5。将参考波分别向左移或向右移动120。并与三角载波相比较便可得到其它两
8、相电压的第一级功率单元的控制信号。 根据对以上内容的分析，在本系统中采用了 TI 公司的 DSP TMS320F2812 作为该部分的控制核心。其内核为 32 位，运行速度可以达到 150MIPS，足够完成一些较复杂的控制算法。同时其有 6 路独立的PWM 输出、 2 个异步串行通讯口、16 通道 12 位 AD 输入，内置了 36K 的 RAM 和 256K 的 Flash 存储器，可以存放较大规模的程序。在主控制电路中，只需要在该 DSP 的基础上配合一些简单的外围电路即可实现所需的 6 路 SPWM 控制信号。 4 CPLD 控制部分 CPLD 控制部分主要任务是对第一级功率单元 H 桥
9、左、右桥臂控制信号进行移相（即上文所提到的延时），进而得到以后各级功率单元的左、右桥臂的控制信号。该部分设计的关键是信号的边沿检测和移相延时两部分。如下图 6 所示，首先，CPLD 对 SPWM 进行边沿信号检测，当检测到上升沿（或下降沿）到来后，再进行 Td 时间的延时，最后输出置 1（或 0），以达到移相的目的。 边沿信号检测可以利用边沿触发的触发器去检测上升沿或下降沿，但是这种方式对于边沿的检测过于敏感，系统中的一个尖峰干扰将会导致边沿检测的误判，为解决这个问题，我们进行多次采样，比较前后几次采样的结果，再来判别边沿是否到来。这种方法对抗干扰起到了一定的作用，增强了系统的健壮性、稳定性。
10、 移相延时部分最重要的是对延时时间的选择，延时时间长或短都会影响到系统的性能，本设计中，第二级功率单元的延时时间根据公式（2）（公式内容仅供参考）计算得到（以后各级功率单元的延时时间相应的增加 Td 即可）： （2 ） 其中， 为三角载波频率，N 为逆变器输出电平数。 经过 CPLD 移相后，A 相三个功率单元的左桥臂控制信号如下图 7 所示，第一级功率单元的输出如图8，图 9 是 A 相三个功率单元输出叠加后的波形。 利用 DSP 和 CPLD 相结合的方法实现载波移相多电平 PWM，使单元级联型多电平技术变得更加模块化，同时使产品的升级变得更简单化。例如，产品由七电平设计改为九电平设计（或
11、十一电平、十三电平等），不需要改变 DSP 中的程序，也不需要改变 DSP 部分的硬件电路设计，只需要改变 CPLD 中 Td 的时间，并相应的增加两路输出即可。 5 总结 多电平技术的发展，需要能够产生大量的 PWM 信号的控制器，但传统的控制器只能提供 6 路 PWM信号，远不能满足要求，即使控制器可以输出多路控制信号，在产品升级换代的时候，仍需要更改大量的代码，进行长期的调试等等，延长了产品上市的时间。为此本文设计了基于 DSP+CPLD 的载波移相多电平 PWM 实现的方案，该方案不仅可以输出 18 路 PWM 信号，而且稍加修改便可以输出 24 路、36 路等更多路 PWM 信号，同时，其模块化的设计思想使产品的升级换代变得更加容易，缩短了产品的上市时间。
