《信号完整性、电源完整性培训报告》由会员分享，可在线阅读，更多相关《信号完整性、电源完整性培训报告（12页珍藏版）》请在金锄头文库上搜索。
1、SI、PI 及高速电路设计培训报告1SI、PI 及高速 电路设计 培训报告（）报告人：Raul提交日期：20*-*-*SI、PI 及高速电路设计培训报告2一、 前言2*至*日，我很荣幸地代表#参加了由中国电子标准协会主办的SI、PI 及高速电路设计与案例分析培训的培训班。培训的主要目的为帮助广大电子工程技术人员通过应用实例全面掌握信号完整性（SI）和电源完整性（PI）的分析方法与设计技巧，为企业培养优秀的 SI 工程师，从而提高产品质量和可靠性。主讲专家：*，现任某跨国公司高级研究员，曾任 Intel、IBM 高级硬件工程师，负责高性能服务器基础架构研究。一直从事于高速系统的信号完整性和电源完
2、整性分析，曾获得公司多种奖项，拥有多项专利。主要研究方向为和实践经验包括：Many-Core 系统结构研究、软硬件协同仿真技术、基于 IBM，Intel，AMD 等不同架构的系统设计、高速复杂系统设计及 SI，PI，EMC 仿真分析技术。通过这次培训，我深受启发，作为 EMC 工程师，在产品 EMC 设计和整改过程中，经常遇到一些问题，经常思考信号是怎样传播，怎样才能降低产品的 EMI 等，通过这次培训，让我加深了对一些问题和现象的认识。对 SI 和 PI 问题有个系统的认识，具体内容从下面几个方面讲述。二、 高速系统设计简介1. 什么是高速系统设计不同的工程师对于该问题有不同的认识：1) 凡
3、是频率大于 50MHz 的信号，就是为高速信号，当板上频率大于 50MHz 的信号占了1/3 以上，就必须进行信号完整性设计；2) 信号是否高速和频率无直接关系，而是信号上升沿3) 当信号所在的传输路径长度大于 1/6 倍传输信号的波长时，信号被认为是高速信号；4) 当信号沿着传输线传播时，发生了严重的趋肤效应和电离损耗时，认为是高速信号。我的个人理解为，高速系统设计必须从电路板上的信号上升或下降时间已经传输线的长度来考虑，当传输延时大于上升时间的 1/2 时开始，我们就应该考虑信号完整性问题，因为随着传输线长度的增加，传输延时也增加，反射回来的信号将影响驱动端的信号质量，此时由此类电路组成的
4、系统就属于高速系统。2. 高频信号还是高速信号在高速系统中，对于高频信号是指的为 Frequency，是信号的频率，一般为模拟信号。而高速信号，指的是 Time，属于时域，考虑的是时序关系。而且在高速系统中，所有的数字信号都是由模拟信号叠加而成，例如一个方波信号就可以通过下面的公式得出是由不同频率的正弦波组成。 10 )sinco(2)(n tbtatf )7si15i3si(i4) tttthtf通过这些理论学习，让我们能更加充分的理解，为什么 SDCLK 信号上升时间越短，高SI、PI 及高速电路设计培训报告3次谐波分量越大，对 EMC 的影响越大，因此我们在电路设计过程中在满足系统时序的
5、前提下，应该尽量降低这些高频信号的上升时间。3. SI 工作流程1) 查找所以 SI 问题和根源；2) 针对这些问题，在可行范围内，减小影响；3) 在 Prelayout 阶段，用分析工具进行方案验证；4) 在 PostLaout 阶段，确认方案实施的正确性；5) 利用仿真工具和个人经验知识，在产品性能和成本之间寻找平衡点。三、 微波和传输线理论基础1. 传输线阻抗传输线的定义为信号路径或数字信号传送端与接收端之间的导体连接线。传输线的要求是零衰减、带宽无限大、对所有频率线性相位响应，但事实并非如此。组成信号传输回路的两个导体之间存在分布电感和分布电容，当信号沿该导体传输时，信号的跃变电压（V
6、）和跃变电流（ I）的比值称为特性阻抗（ Z0） ，即 Z0=V/I。我们可以结合传输线的具体结构、尺寸、填充的媒质来计算具体传输线的分布参数。通常给出的是单位长度传输线的分布参数，即电容、电感、电阻、电导。有了分布参数，我们就可以将均匀传输线分割成许多微分段。这样，每个微分段可看作集中参数电路，其集中参数，其等效电路为一个 型网络，如下图所示。整个传输线的等效电路就是无穷多个这样的网络的级联。因此传输线的阻抗也能由下面的公式获得。SI、PI 及高速电路设计培训报告4因此各种传输线的阻抗可以由近似公式求得：微带线的特性阻抗计算公式为：带状线的计算公式为：在高速系统中，所有的工作特性都取决于组成
7、系统各部分的阻抗特性，也就是说，在高速系统中所有的现象都可以用阻抗特性来解释。由于传输线的阻抗不连续，发生阻抗突变，引起信号的反射，从而引起信号本身的畸变。因此分析传输线阻抗，是高速系统设计的基础。2. 传输线的损耗传输线的损耗包括以下几个方面：导体的 DC 损耗；导体交流高频损耗、趋肤效应和邻近效应造成导体的损耗、介质损耗等。传输线的趋肤效应是指直流电流流过导体时，截面积上的电流密度是均匀的，但高频交变电流流过导体时，电流密度越靠近表面越大，设集肤效应的表面深度为 。= SI、PI 及高速电路设计培训报告5趋肤深度取决于信号的频率，金属的电导率和磁导率。邻近效应是指两个邻近导体中的电流的相互
8、吸引（或排斥）将导致电流密度的重新分布，使电流传输的有效截面积减小，增加了导线电阻而增加信号损耗，邻近效应与导体的几何形状、导体间距和频率有关。辐射损耗是指频率提高后，前面两种电阻的增大可看成是热的辐射损耗，此外，还存在电磁辐射、交变电场和交变磁场，向外辐射能量而使信号损耗。同轴电缆中的幅射损耗小，是因为芯电流磁场与屏蔽层电流磁场相互抵销了，辐射损耗与外部介质的 、r 密切相关。介质中流过高频漏电流，将使信号受到损耗，tr 将增大，tpd 增大；一般分析传输线时，都是建立在无损耗条件下的，当频率变到一定值时，有损耗传输问题应认真考虑。四、 SI、 PI 的基本概念1. 反射反射就是在传输线上的
9、回波。信号功率(电压和电流)的一部分传输到线上并达到负载处，但是有一部分被反射了。源端与负载端阻抗不匹配会引起线上反射，负载将一部分电压反射回源端。如果负载阻抗小于源阻抗，反射电压为负，反之，如果负载阻抗大于源阻抗，反射电压为正。布线的几何形状、不正确的线端接、经过连接器的传输及电源平面的不连续等因素的变化均会导致此类反射。反射通俗点讲，在传输线上任何地方出现阻抗不连续，就会产生反射。反射的产生如下列图所示：SI、PI 及高速电路设计培训报告6在高速系统中反射的消除方法一般是控制传输线的阻抗连续性。一般方法有：仔细设计系统的叠层结构，并按照一直的阻抗设计原则，来决定各个布线层传输线的物理和几何
10、参数，以达到期望阻抗。仔细设计信号的回流路径，保证回流路径的完整性，能够为传输线提供一致的参考平面；按照阻抗匹配的设计原则，在传输路径的适当位置放置匹配电阻来控制反射；仔细设计整个传输路径的拓扑结构，尽量减少分支数量和减小Stub线的长度。2. 串扰1) 互感和互容串扰，即能量从一条线耦合到另一条线上，当不同传输线产生的电磁场发生相互作用时就会产生。在数字电路系统中，串扰现象相当普遍，串扰可以发生在芯片内核、芯片的封装、PCB 板上、接插件上、以及连接线缆上。随着系统向更小型化及更高速度方向发展，串扰对系统设计的影响也显著加大了，设计工程师必须了解串扰产生的机理以及找到更好的方法使串扰产生的负
11、面影响最小化。在多传输线的 PCB 系统中，大量的线与线间的耦合，会产生两方面的有害影响。首先，串扰会改变总线中受串扰传输线的特性，即等价地改变了传输线的特性阻抗与传输速度，这样就对系统的时序及信号完整性带来了不利的影响。另外串扰会对其它的传输线造成噪声，这样更进一步地降低了信号质量以及降低了信号的噪声余量。串扰的这些因素使系统在很大程度上取决于传输线间的数据切换模式、线与线的间距以及驱动器的开关速度。互感是产生串扰的两个机理之一。互感通过电磁场效应将电流从驱动线路感应到邻近的“受害”线路上。当然这要发生在受害的传输线与驱动线路足够近，这样驱动线路电流产生的磁场包围了“受害”传输线，从而在该传
12、输线上产生了感应电流。通过磁场产生的感应电流在电路原理中是通过互感来表现的，互感 L 将在受害线路上叠加上一个电压噪声，其大小与驱动线路上驱动电流的变化成正比。由互感（L m）产生的噪声的计算公式为SI、PI 及高速电路设计培训报告7dtILVrivemnoise,因为感应噪声与电流的变化及互感成正比，所以互感在高速数字电路设计中相当的普遍而且重要。互容是产生串扰的另一个机理。互容可以简单地定义为两个电极通过电场的耦合，电场的耦合在电路原理上是用互容来表示的。互容（C m）会对受害传输线产生一个感应电流，该电流正比于驱动线路上电压的变化速度 dtVCIrivemnoise,同样，这个感应噪声正
13、比于电压的变化速率及互容的大小，因此互容在高速数字电路设计中也变得相当重要。2) 电感和电容矩阵在系统中，传输线间若有比较明显的耦合现象的话（即传输线间足够近） ，那么传输线就不能当成单传输线来处理，它的电气特性就不能仅仅用它的单位电感与单位电容来表示。在多传输线系统中要完整地来评价传输线的电气特性必须考虑线间的互感与互容，下面两个式子描述了多传输线系统（共 N 条传输线）中耦合产生的的电气特性，一般都用电感与电容矩阵来表示多传输线的电气特性，这两个矩阵一般也称为传输线矩阵。 NNmatrixLL 1211NNmatrixCC 121式中， 是传输线 N 自身的电感，而 是传输线 M 与传输线
14、 N 间的互感。LNL表示传输线 N 的总电容，它包括了传输线 N 自身对地的电容以及与其它所有传输线NC的互容。 表示传输线 M 与传输线 N 间的互容。如下图所示的的双传输线系统中，传M输线 1 的总电容 ，同样对传输线 2 有 。121Cg 12CgSI、PI 及高速电路设计培训报告83) 串扰问题最小化由于串扰在高速及高密度的 PCB 设计中非常普遍，而串扰对系统的影响都是负面的，因此在系统设计中我们应该在考虑不影响系统其它性能的情况下力求串扰的最小化。应该说，在高密度的 PCB 设计中完全避免串扰是不可能的。以下几点帮助我们减少串扰： 布线条件允许的情况下，尽量拉大传输线间的距离；或
15、者应该尽可能地减少相邻传输线间的平行距离（累积的平行距离） ，最好在不同层间走线； 在获得相同目标特征阻抗的情况下，应该将布线层与参考平面（电源平面或地平面）间的介质层尽可能的薄，这样就加大了传输线与参考平面间的耦合度，减少相邻传输线间的耦合； 对系统中关键传输线，可以改用差分线传输以减少其它传输线对它的串扰；也可以对关键线的两边加地线保护以减少串扰； 相邻两层的信号层（中间没有平面层隔离）走线方向应该垂直以减少层间的串扰； 在保证信号时序的情况下，尽可能选择转换速度低的元器件，这样电场与磁场的变化速度慢一点，从而降低串扰； 尽量少在表层走线，因为表层线的电场耦合比中间层的要强（表层线只有一个
16、参考平面） 。3. 去耦电容的选择我们工程师都知道电容不是理想的，表现为：a. 电容具有引脚电感，当频率高到一定的值后会使得电容的阻抗增加；b. 电容具有串联电阻（ESR：effective series resistance） ，这也会降低电容的性能；c. 电容有温度特性，随着温度的改变，电容的介质属性会变化并引起容值的变化；d. 电容的容值会由于介质老化而慢慢变化；e. 电容过压会爆炸。当选择去耦电容时，充分理解上述非理想性是很重要的，串联电感和 ESR 的影响可以计算得到，关于温度特性、老化特性和电压范围只能由生产厂家提供详细资料。用等效交流阻抗来评估一个去耦电容的优劣，等效交流阻抗用电阻、电感和电容阻抗的均方根值来近似： ohms 22)1()(FCLRFXESac 其中：R ESR：电容的串联电阻；X ac：电容的等效交流阻抗；L：电容管脚、封装、接插件
