《扇入数 扇出数》由会员分享，可在线阅读，更多相关《扇入数 扇出数（3页珍藏版）》请在金锄头文库上搜索。
1、TTL 与非门的技术参数(输入输出电平,扇入扇出数,噪声容限等)1. 输入和输出的高、低电平最小输出高电平 VOHV O(A)=2.4V最大输出低电平 VOL=VCES=0.5V最大输入低电平 VIL=VI(B)=0.8V最小输入高电平 VIH=VI(D)=2.0V 由于不同类型 TTL 器件，其 vI-vo特性各不相同，因而其输入和输出高、低电平也各异。2. 噪声容限 噪声容限表示门电路的抗干扰能力。二值数字逻辑电路的优点在于它的输入信号允许一定容差。反相器的传输特性中的输入、输出高、低电平绘制成图 4.4.4 所示，由此图可知，高电平（逻辑 1）所对应的电压范围( VIH VOH)和低电平
2、（逻辑 0）所对应的电压范围( VOL VIL)分别称之为高、低电平的噪声容限，用符号 VNH和 VNL表示:VNH=VOH-VIHVNL=VIL-VOL 图 4.4.4 噪声容限的图解3. 扇入与扇出数(1)扇入数：TTL 门电路的输入端的个数，例如一个 3 输入端的与非门，其扇入数 Ni=3。(2)扇出数：以 TTL 与非门带同类门作为负载时来讨论，有两种情况，一种情况是负载电流从外电路流入与非门，称为灌电流负载；另一种是负载电流从与非门流向外电路，称为拉电流负载。灌电流工作情况图 4.4.5 与非门的带负载能力(a)灌电流负载(b)拉电流负载 图 4.4.5(a)表示 TTL 与非门的灌
3、电流负载的情况。图中左边为驱动门，右边为负载门，当驱动门的输出端为逻辑 0（低电平 VOL）时，负载门由电源 Vcc通过 Rb1、 T1的发射结和输入端有电流 IIL灌入驱动门的 T3集电极，这就是灌电流负载。当负载门的个数增加时，总的灌电流 IIL将增加，同时也将引起输出低电平 VOL的升高。因为，TTL 门电路的标准输出低电平 VOL=0.4V，这就限制了负载门的个数。在输出为低电平的情况下，所能驱动的同类门的个数由下式决定：拉电流工作情况当驱动门的输出为高电平时，将有电流 IIH从驱动门拉出而流至负载门。当负载门的个数增多时，必将引起输出高电平的降低，但不得低于标准高电平的低限值 VIH
4、=2V。这样，输出为高电平时的扇出数可表示如下： 通常基本的 TTL 门电路，其扇出数约为 10，而性能更好的门电路的扇出数最高可达3050。4. 传输延迟时间传输延迟时间是表示门电路开关速度的参数，它表示门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。5. 功耗功耗包括静态功耗和动态功耗。所谓静态功耗指的是当电路没有状态转换时的功耗，即与非门空载时电源总电流 ICC与电源电压 VCC的乘积。输出为低电平时的功耗称为空载导通功耗 PON；输出为高电平时的功耗称为截止功耗 POOF， PON总比 POOF大。动态功耗只发生在状态转换的瞬间，或者电路中有电容性负载时，例如 TTL 门电路约有 5pF 的输入电容，由于电容的充、放电过程，将增加电路的损耗。6. 延时功耗积理想的数字电路或系统，要求它既具有高速度，同时功耗又低。在工程实践中，要实现这种理想情况是较难的。高速数字电路往往需要付出较大的功耗为代价。一种综合性的指标叫做延时功耗积，用符号 DP 表示，单位为焦耳，即DP=tpdPD式中 tpd=(tPLH+tPHL)/2， PD为门电路的功耗，一个逻辑门器件的 DP 值愈小，表明它的特性愈接近于理想情况。
