《数字电路的基础知识(ppt149页)》由会员分享，可在线阅读，更多相关《数字电路的基础知识(ppt149页)（149页珍藏版）》请在金锄头文库上搜索。
1、（2-1）,数字电路的基础知识,数字信号和模拟信号,电子电路中的信号,模拟信号,数字信号,时间连续的信号,时间和幅度都是离散的,（2-2）,模拟信号：,u,正弦波信号,锯齿波信号,u,（2-3）,研究模拟信号时，我们注重电路输入、输出信号间的大小、相位关系。相应的电子电路就是模拟电路，包括交直流放大器、滤波器、信号发生器等。,在模拟电路中，晶体管一般工作在放大状态。,（2-4）,数字信号：,数字信号,产品数量的统计。,数字表盘的读数。,数字电路信号：,（2-5）,研究数字电路时注重电路输出、输入间的逻辑关系，因此不能采用模拟电路的分析方法。主要的工具是逻辑代数，电路的功能用真值表、逻辑表达式及
2、波形图表示。,在数字电路中，三极管工作在开关状态，即工作在饱和和截止状态。,（2-6）,第二章 门电路和组合逻辑电路, 2.1 概述, 2.2 分离元件门电路, 2.3 TTL集成门电路, 2.4 MOS门电路,2.5 逻辑代数,2.6 组合逻辑电路分析,2.7 利用小规模集成电路设计组合电路 2.8 几种常用的中规模组件,（2-7）, 2.1 概述,在数字电路中，门电路是最基本的逻辑元件。门电路的输入信号于输出信号之间存在一定的逻辑关系，所以门电路又称逻辑门电路。门电路是用以实现逻辑关系的电子电路，与基本逻辑关系相对应，门电路主要有：与门、或门、与非门、或非门、异或门等。,在数字电路中，门电
3、路的输入输出信号都是用电位（电平）的高低来表示。一般用高电平代表1、低点平代表0，即所谓的正逻辑系统。,（2-8）,只要能判断高低电平即可,K开-Vo=1, 输出高电平 K合-Vo=0, 输出低电平,可用三极管代替,（2-9）,三极管的开关特性（截止区饱和区）：,截止,饱和,（2-10）, 2.2 分离元件门电路,一、二极管与门,（2-11）,“与”逻辑,A、B、C都具备时，事件F才发生。,逻辑符号,（2-12）,F=ABC,逻辑式,真值表,（2-13）,二、二极管或门,（2-14）,“或”逻辑,A、B、C只有一个具备时，事件F就发生。,逻辑符号,（2-15）,F=A+B+C,逻辑式,真值表,
4、（2-16）,三、三极管非门,嵌位二极管,（2-17）,“非”逻辑,A具备时 ，事件F不发生；A不具备时，事件F发生。,逻辑符号,（2-18）,逻辑式,真值表,（2-19）,与非门,（2-20）,几种常用的逻辑关系逻辑,“与”、“或”、“非”是三种基本的逻辑关系，任何其它的逻辑关系都可以以它们为基础表示。,与非：条件A、B、C都具备，则F 不发生。,（2-21）,或非：条件A、B、C任一具备，则F 发生。,异或：条件A、B有一个具备，另一个不具备则F 发生。,（2-22）,分离元件门电路缺点,1、体积大、工作不可靠。,2、需要不同电源。,3、各种门的输入、输出电平不匹配。,（2-23）, 2.
5、3 TTL集成门电路,一、TTL与非门的基本原理,与分离元件电路相比，集成电路具有体积小、可靠性高、速度快的特点，而且输入、输出电平匹配，所以早已广泛采用。根据电路内部的结构，可分为DTL、TTL、HTL、MOS管集成门电路。,（2-24）,TTL与非门的内部结构,（2-25）,1、任一输入为低电平（0.3V）时,1V,不足以让 T2、T5导通,（2-26）,1、任一输入为低电平（0.3V）时,1V,uo=5-uR2-ube3-ube43.6V高电平！,（2-27）,2、输入全为高电平（3.4V）时,电位被嵌 在2.1V,全反偏,1V,（2-28）,2、输入全为高电平（3.4V）时,全反偏,u
6、F=0.3V,此电路,（2-29）,1、电压传输特性,二、 TTL与非门的特性和技术参数,测试电路,（2-30）,UOL,(0.3V),传输特性曲线,UOL,(0.3V),阈值UT=1.4V,理想的传输特性,输出高电平,输出低电平,（2-31）,（1）输出高电平UOH、输出低电平UOL,UOH2.4V UOL 0.4V 便认为合格。,典型值UOH=3.4V UOL 0.3V 。,(2) 阈值电压UT,uiUT时，认为ui是低电平。,uiUT时，认为ui是高电平。,UT=1.4V,（2-32）,2、输入、输出负载特性,（1）前后级之间电流的联系,（2-33）,前级输出为 高电平时,前级,后级,流
7、出前级 电流IOH（拉电流）,（2-34）,前级输出为 低电平时,前级,后级,流入前级的电流IOL 约 1.4mA (灌电流),（2-35）,关于电流的技术参数,（2-36）,（2）扇出系数:,与非门电路输出驱动同类门的个数,前级输出为高电平时,例如：,（2-37）,前级,前级输出为 低电平时,（2-38）,输出低电平时，流入前级的电流（灌电流）：,输出高电平时，流出前级的电流（拉电流）：,与非门的扇出系数一般是10。,（2-39）,1、悬空的输入端相当于接高电平。,2、为了防止干扰，可将悬空的输入端接高电平。,说明,（2-40）,（3）平均传输时间,tpd1,tpd2,平均传输时间,（2-4
8、1）,三、 其它类型的TTL门电路（三态门）,E-控制端,（2-42）,（2-43）,（2-44）,符号,功能表,（2-45）,符号,功能表,（2-46）,三态门主要作为TTL电路与总线间的接口电路,用途：,E1、E2、E3分时接入高电平,（2-47）, 2.4 MOS门电路,半导体集成门电路按导电类型分为： 双极型（TTL)(双极型晶体管） MOS型（绝缘栅场效应管）（单极型晶体管） MOS型： 优点： 制造工艺简单、集成度高、功耗低、抗 干扰能力强，便于向大规模集成电路发 展。 缺点：工作速度较低。,（2-48）,一、场效应晶体管,场效应管与双极型晶体管不同，它是多子导电，输入阻抗高，温度
9、稳定性好。,结型场效应管JFET,绝缘栅型场效应管MOS,场效应管有两种:,（2-49）,1、 绝缘栅场效应管:,（1）结构和电路符号,P型基底,两个N区,SiO2绝缘层,（2-50）,金属铝,导电沟道,N沟道增强型,（2-51）,P沟道增强型,（2-52）,P沟道耗尽型,予埋了导电沟道,（2-53）,（2）MOS管的工作原理,以N沟道增强型为例,（2-54）,UGS=0时,对应截止区,（2-55）,UGS0时,感应出电子,VT称为阈值电压,（2-56）,UGS较小时，导电沟道相当于电阻将D-S连接起来，UGS越大此电阻越小。,（2-57）,当UDS不太大时，导电沟道在两个N区间是均匀的。,当
10、UDS较大时，靠近D区的导电沟道变窄。,（2-58）,UDS增加，UGS=VT时，靠近D端的沟道被夹断，称为予夹断。,（2-59）,（3）增强型N沟道MOS管的特性曲线,转移特性曲线,（2-60）,输出特性曲线,UGS0,（2-61）,二、 NMOS门电路 1、NMOS“非”门电路,ui=“1”,ui=“0”,（2-62）,实际结构,？,等效结构,（2-63）,2、”与非”门电路,A,Y,UCC,B,（2-64）,2、”或非”门电路,A,Y,UCC,B,（2-65）,三、 CMOS反相器（互补对称）,（2-66）,ui=0,u=“”,1、“非”门电路,（2-67）,ui=,u=“”,（2-68
11、）,2、“与非”门电路（略） 3、“或非”门电路（略）,（2-69）,三、CMOS电路的优点,、静态功耗小。,、允许电源电压范围宽（318V）。,3、扇出系数大，抗噪容限大。,（2-70）,2.5 逻辑代数,一、逻辑代数运算法则,在数字电路中，我们要研究的是电路的输入输出之间的逻辑关系，所以数字电路又称逻辑电路，相应的研究工具是逻辑代数（布尔代数）。,在逻辑代数中，逻辑函数的变量只能取两个值（二值变量），即0和1，中间值没有意义，这里的0和1只表示两个对立的逻辑状态，如电位的低高（0表示低电位，1表示高电位）、开关的开合等。,（2-71）,1、几种基本的逻辑运算,从三种基本的逻辑关系，我们可以
12、得到以下逻辑运算：,0 0=0 1=1 0=0,1 1=1,0+0=0,0+1=1+0=1+1=1,（2-72）,2、逻辑代数的基本定律,（1）基本运算规则,A+0=A A+1=1 A 0 =0 A=0 A 1=A,（2-73）,（2）基本代数规律,交换律,结合律,分配律,A+B=B+A,A B=B A,A+(B+C)=(A+B)+C=(A+C)+B,A (B C)=(A B) C,A(B+C)=A B+A C,A+B C=(A+B)(A+C),（2-74）,（3）吸收规则,a. 原变量的吸收：,A+AB=A,证明：,A+AB=A(1+B)=A1=A,利用运算规则可以对逻辑式进行化简。,例如：
13、,（2-75）,b.反变量的吸收：,证明：,例如：,（2-76）,c.混合变量的吸收：,证明：,例如：,（2-77）,(4) 反演定理：,可以用列真值表的方法证明：,（2-78）,二、 逻辑函数的表示法,1、真值表：将输入、输出的所有可能状态一一对应地列出。,（2-79）,请注意,n个变量可以有2n个组合，一般按二进制的顺序，输出与输入状态一一对应，列出所有可能的状态。,（2-80）,2、逻辑函数式,把逻辑函数的输入、输出关系写成与、或、非等逻辑运算的组合式，即逻辑代数式，称为逻辑函数式，我们通常采用“与或”的形式。,比如：,若表达式中的乘积包含了所有变量的原变量或反变量，则这一项称为最小项，
14、上式中每一项都是最小项。,若两个最小项只有一个变量以原、反区别，称它们逻辑相邻。,（2-81）,逻辑相邻的项可以 合并，消去一个因子,（2-82）,3、卡诺图：,将n个输入变量的全部最小项用小方块阵列图表示，并且将逻辑相临的最小项放在相临的几何位置上，所得到的阵列图就是n变量的卡诺图。,卡诺图的每一个方块（最小项）代表一种输入组合，并且把对应的输入组合注明在阵列图的上方和左方。,（2-83）,两变量卡诺图,三变量卡诺图,（2-84）,四变量卡诺图,（2-85）,有时为了方便，用二进制对应的十进制表示单元编号。,F( A , B , C )=( 1 , 2 , 4 , 7 ),1,2,4,7单元
15、取1，其它取0,（2-86）,（2-87）,4、逻辑图：,把相应的逻辑关系用逻辑符号和连线表示出来。,F=AB+CD,（2-88）,三、逻辑函数的化简,1、利用逻辑代数的基本公式：,例：,（2-89）,例：,反演,（2-90）,？,AB=AC,A+B=A+C,请注意与普通代数的区别！,（2-91）,2、利用卡诺图化简：,（2-92）,AB,（2-93）,F=AB+BC,化简过程：,（2-94）,利用卡诺图化简的规则：,（1）相临单元的个数是2N个，并组成矩形时，可以合并。,（2-95）,（2-96）,（2）先找面积尽量大的组合进行化简，可以减少每项的因子数。,（3）各最小项可以重复使用。,（4
16、）注意利用无所谓状态，可以使结果大大简化。,（5）所有的1都被圈过后，化简结束。,（6）化简后的逻辑式是各化简项的逻辑和(“与或”式）。,（2-97）,例：化简,F(A,B,C,D)=(0,2,3,5,6,8,9,10,11, 12,13,14,15),（2-98）,例：化简,（2-99）,例：已知真值表如图，用卡诺图化简。,（2-100）,化简时可以将无所谓状态当作1或0，目的是得到最简结果。,F=A,（2-101）,2.6 组合逻辑电路分析,1、由给定的逻辑图写出逻辑关系表达式。,分析步骤：,2、用逻辑代数或卡诺图对逻辑代数进行化简。,3、列出输入输出状态表并得出结论。,电路 结构,输入输出之间的逻辑关系,（2
