《时序逻辑电路的分析方法和设计思路》由会员分享，可在线阅读，更多相关《时序逻辑电路的分析方法和设计思路（56页珍藏版）》请在金锄头文库上搜索。
1、第7章 时序逻辑电路的分析和设计,7.2 时序逻辑电路的分析方法和设计思路,7.4 集成计数器,7.5 寄存器,7.1 概述,学习目的与要求,了解时序逻辑电路的特点和一般分析方法；熟悉同步、异步时序逻辑电路的特点；掌握计数器、寄存器的电路的工作原理分析方法和步骤，了解其功能、分类及使用方法；掌握常用标准中规模移位寄存器、计数器的逻辑功能与使用方法。,7.1 概述,由于触发器是时序逻辑电路的基本单元，因此它在时序逻辑电路中必不可少，有些类型的时序逻辑电路除了触发器，还含有一些组合逻辑门。本章介绍的计数器、寄存器与移位寄存器是时序逻辑电路的具体应用。,在数字电路中，凡任何时刻电路的稳态输出，不仅和
2、该时刻的输入信号有关，而且还取决于电路原来的状态者，都可以称为时序逻辑电路。这就是时序逻辑电路的定义或者说是它的逻辑功能特点。,1. 时序逻辑电路的特点,时序逻辑电路的结构组成可以用图示的方框图来表示。图中X代表输入信号，Z代表输出信号，W代表存储电路的输入信号，Q代表存储电路的输出信号，同时也是组合逻辑电路的部分输入。,从电路框图来看，时序逻辑电路均包含作为存储单元的触发器。事实上，时序逻辑电路的状态，就是依靠触发器记忆和表示的，时序电路中可以没有组合逻辑电路，但不能没有触发器。,时序逻辑电路的种类繁多，在科研、生产、生活中完成各种各样操作的例子也是千变万化、不胜枚举。通常时序逻辑电路的类型
3、有：,2. 时序逻辑电路的分类,（1）按功能可划分有计数器、寄存器、移位寄存器、读/写存储器、顺序脉冲发生器等。 （2）按电路中触发器状态变化是否同步可分为同步时序电路和异步时序电路。 （3）按输出信号的特性又可分为米莱型和莫尔型。 （4）按能否编程又有可编程和不可编程时序电路之分。 （5）按集成度的不同还可分为小规模（SSI）、中规模（MSI）、大规模（LSI）和超大规模（VLSI）之别。 （6）按使用的开关元件类型可分有TTL型和CMOS型。,由时序逻辑电路的结构框图可以看出，各输入、输出信 号之间存在着一定的关系，这些关系可以用一些方程式加 以描述：,7.2. 基于触发器时序电路的分析,
4、完整地描述时序逻辑电路的逻辑功能，离不开三个基本方程：输出方程、驱动方程和次态方程。 时序逻辑电路的描述方法比组合逻辑电路复杂，通常要用到tn和tn+1两个相邻的离散时间，这两个相邻的离散时间对应了存储电路中的现态和次态两种不同状态所处的时刻。 为了能把在一系列时钟脉冲操作下的电路状态转换全过程形象、直观地描述出来，常用的方法有状态转换真值表、状态转换图、时序图和激励表等。这些方法我们将在对时序逻辑电路的分析过程中，更加具体地加以阐明。,1. 同步时序逻辑电路的基本分析方法,例7.2.1 分析如图7.2.2所示时序电路的逻辑功能,(1)写三个状态方程 驱动方程：,状态方程：,输出方程：,Q0,
5、Q1,Q2,CP,&,Z,1,1T C1,&,1T C1,1T C1,(2) 状态转换表、状态转换图和时序图, 状态转换表, 状态转换图,(3) 说明电路的逻辑功能 同步8进制加法计数器, 时序图,以下图所示3个T触发器构成的时序逻辑电路为例，我 们讨论其分析方法和步骤。,分析电路类型：,时序逻辑电路中如果除CP时钟脉冲外，无其它输入信 号，就属于莫尔型，若有其它输入信号时为米莱型；各位 触发器的时钟脉冲共用同一个CP脉冲时称同步时序逻辑电 路，若不是用同一个CP作为脉冲触发则称为异步时序逻辑 电路。显然，此计数器电路是莫尔型异步时序逻辑电路。,2. 异步时序逻辑电路的基本分析方法,写出电路相
6、应方程式：,对上述莫尔型电路只需写出时钟方程、驱动方程和次态 方程。,(1) 驱动方程：,(2) 次态方程：,(3) 时钟方程：,时序波形图 次态方程：,计数器计数前都要清零，让三位触发器均处于“0”态时开始 计数。由所得次态方程可知，各位触发器每来一次计数脉冲 状态都要翻转一次，其工作情况可用时序波形图来描述：,CP,Q0,Q1,Q2,实现了二分频,实现了四分频,实现了八分频,0,0,0,0,0,1,0,1,0,0,1,1,1,0,0,1,0,1,1,1,0,1,1,1,0,0,0,0,0,1,计数情况显然是从三位二进制数000计至111，共计8次完成一个循环，因此称为“模8”计数器。,无论
7、是时序波形图还是状态转 换真值表，都反映了该计数器是 从状态000开始计数，每来一个 计数脉冲，二进制数值便加1， 输入第8个计数脉冲时计满归零。 作为整体，该电路可称为模8加 计数器 、或八进制加计数器。,作状态转换真值表,异步计数器总是用低位输出推动相邻高位触发器，因此3个触发器的状态只能依次翻转，不能同步。异步计数器结构简单，但计数速度较慢。,作状态转换图,表示各位触发器输出数字的排序,各位触发器输出二进制数的顺序称为有效循环体,从状态转换图中又可直观地看到计数器计数的顺序及“模” 数。由于该计数器循环体中的8个二进制数就是三位触发器 输出组合的全部，因此在计数开始前不清零就工作时，也
8、可以由任何一个状态进入有效循环体。我们把这种能够在 启动后自动进入有效循环体的能力称为自启动能力。如果 计数器启动后状态不能自行够进入有效循环体，则称为不 具有自启动能力。,时序逻辑电路的分析步骤,从上述例子可以归纳出时序逻辑电路的一般分析步骤： 确定时序逻辑电路的类型。根据电路中各位触发器是否 采用同一个时钟脉冲CP进行触发，可判断电路是同步时序 逻辑电路还是异步时序逻辑电路；根据时序逻辑电路除CP 端子外是否还有输入信号判断电路是米莱型还是莫尔型。 写出已知时序逻辑电路的各相应方程。包括驱动方程、 次态方程、输出方程(莫尔型电路不包含输出方程)。当所分 析电路属于异步时序逻辑电路时，还需写
9、出各位触发器的 时钟方程。 绘制状态转换真值表或状态转换图。依据是第2步所写出 的各种方程。 指出时序逻辑电路的功能。主要根据状态转换真值表或 状态转换图的结果。,你会做吗？,你能正确判断出什么是米莱型时序逻辑电路和莫尔型时序逻辑电路吗？,检验学习结果,试述时序逻辑电路的分析步骤？,计数器的种类很多。按其工作方式可分为同步计数器和异步计数器；按其进位制可分为二进制计数器、十进制计数器和任意进制计数器；按其功能又可分为加法计数器、减法计数器和加/减可逆计数器等。,计数器是时序逻辑电路的具体应用，用来累计并寄存输入脉冲个数，计数器的基本组成单元是各类触发器。,计数器中的“数”是用触发器的状态组合来
10、表示的，在计 数脉冲作用下使一组触发器的状态逐个转换成不同的状态 组合来表示数的增加或减少，即可达到计数的目的。计数 器在运行时，所经历的状态是周期性的，总是在有限个状 态中循环，通常将一次循环所包含的状态总数称为计数器 的“模”。,7.4 集成计数器,当时序逻辑电路的触发器位数为n，电路状态按二进制数 的自然态序循环，经历2n个独立状态时，称此电路为二进 制计数器。,1. 二进制计数器,CP,结构原理：三个JK触发器可构成一个“模8”二进制计数器。 触发器F0用时钟脉冲CP触发，F1用Q0触发，F2用Q1触发； 三位JK触发器均接成T触发器让输入端恒为高电平1； 计数器计数状态下清零端应悬空
11、为“1”。（如上一节的分析例题，就是一个三位触发器构成的二进制计数器。）,“1”,分析：图中各位触发器均为上升沿触发的D触发器。由于各位D触发器的输入D端与它们各自输出的非联在一起，所以，F0在每一个时钟脉冲上升沿到来时翻转一次。 F1在Q0由1变0时翻转， F2在Q1由1变0时翻转， F3在Q2由1变0时翻转。,用D触发器构成的异步四位二进制加计数器,0,0,0,1,0,0,1,0,0,0,1,1,0,1,0,0,0,1,0,1,0,1,1,0,0,1,1,1,1,0,0,0,1,0,0,1,1,0,1,0,1,0,1,1,1,1,0,0,1,1,0,1,1,1,1,0,1,1,1,1,0,
12、0,0,0,日常生活中人们习惯于十进制的计数规则，当利用计数 器进行十进制计数时，就必须构成满足十进制计数规则的 电路。十进制计数器是在二进制计数器的基础上得到的， 因此也称为二十进制计数器。,2. 十进制计数器,用四位二进制代码可以表示一位十进制数，如最常用的8421BCD码。8421BCD码对应十进制数时只能从0000取到1001来表示十进制的09十个数码，而后面的10101111六个8421BCD代码则在对应的十进制数中不存在，称它们为无效码。因此，采用8421BCD码计数时，计至第十个时钟脉冲时，十进制计数器的输出应从“1001”跳变到“0000”，完成一次十进制数的有效码循环。我们以
13、十进制同步加计数器为例，介绍这类逻辑电路的工作原理。,图示同步十进制计数器由四位JK触发器及四个与门所构 成。首先由电路结构写出各位触发器的驱动方程和次态方 程如下：,驱动方程,次态方程,由次态方程可写出同步十进制计数器的状态转换真值表：,由状态转换真值表可画出该计数器的状态转换图如下：,有效循环体,无效码,无效码,无效码,观察状态转换图可知，该计数器如果在计数开始时处在 无效码状态，可自行进入有效循环体，具有自启动能力。,所谓自启动能力：指时序逻辑电路中某计数器中的无效 状态码，若在开机时出现，不用人工或其它设备的干预， 计数器能够很快自行进入有效循环体，使无效状态码不再 出现的能力。,计数
14、器在控制、分频、测量等电路中应用非常广泛，所 以具有计数功能的集成电路种类较多。常用的集成芯片有 74LS161、74LS90、74LS197、74LS160、74LS92等。我们 将以74LS161、74LS90为例，介绍集成计数器芯片电路的 功能及正确的使用方法。,3. 集成计数器及其应用,（1） 异步集成计数器,74293是二-八-十六进制异步二进制加法计数器。它由四个T触发器串接而成，内部逻辑电路：,X X X,X X X ,1 X 0 X 0,1 0 X 0 X,置零 FF0计数 FF0计数 FF1FF3计数 FF1FF3计数, 当外CP仅送入CP0，由Q0输出，电路为二进制计数器。
15、, 当外CP仅送入CP1，由Q3Q2Q1输出，电路为八进制计数器。 当外CP仅送入CP0，而CP1与Q0相连时，电路为16进制计数器。,集成计数器74LS90的管脚1和14是五进制计数器的时钟脉冲输入端；管脚2和3是直接清零端；管脚 6和7是直接置1端；管脚4和13是空脚；管脚5是电源端；管脚10是“地”端；管脚12是二进制输出端；管脚8、9、11是由低位到高位排列的五进制计数器的输出端。74LS90共有14个管脚。,集成计数器74LS90,集成计数器74LS90构成2-5-10进制计数器的方法如下：,1脚CPB作为时钟脉冲输入端，QD、QC、QB作为输出端，有效状态为000、001、010、
16、011、100，可构成一个五进制计数器。,构成十进制计数器的方法有两种：14脚作为CP输入端时，输出端由高到低的排列顺序为QDQA，构成一个8421BCD码二十进制计数器；,14脚CPA作为时钟脉冲输入端，12脚QA作为输出端，可构成一个一位二进制计数器。,74LS90集成电路芯片的功能真值表,7.4.2 同步集成计数器,各位触发器用同一个时钟脉冲触发,集成同步二进制计数器74161符号图及功能表如下：,同步,74161,数字输入端,输出端,清0端,进位端,置数端,两个使能控制端,其它集成十进制同步加法计数器74160、74162的引脚排列图、逻辑功能示意图与74161、74163相同，不同的是，74160和74162是十进制同步加法计数器，而74161和74163是4位二进制（16进制）同步加法计数器。此外，74160和741
