《cmos静态组合门电路的延迟(速度)》由会员分享，可在线阅读，更多相关《cmos静态组合门电路的延迟(速度)（29页珍藏版）》请在金锄头文库上搜索。
1、2019/1/26,半导体 集成电路,2019/1/26,CMOS静态组合门电路的延迟（速度）,2019/1/26,延迟时间实测方法,2019/1/26,本节内容,延迟时间的估算方法 负载电容的估算 传输延迟时间估算举例 缓冲器最优化设计,2019/1/26,一、延迟时间的估算方法,Vin=0,设输入为阶跃信号，则Vout上升(或下降）到0.5VDD时，对应,tPLH,tPHL,等效电阻,负载电容,反相器的延迟,2019/1/26,1个PMOS导通时，tPLH 0.69CLRP 2个PMOS导通时，tPLH 0.69CL (RP/2) 2个NMOS导通时，tPHL 0.69CL 2RN,CMO
2、S与非门的延迟,一般只关注最坏的情况,2019/1/26,等效电阻的估算,等效（平均）电阻一般取0.75R0,L: 0.25um W: 0.5um R0约8K欧,2019/1/26,负载电容的估算,Cself,Cwire,Cfanout,Cload=Cself+Cwire+Cfanout,总负载电容,自身电容,连线电容,扇出电容,CG,CG,CG,2019/1/26,扇出电容,负载电容的估算（cont.),CfanoutCG,Vin,Vout,CGp,CGn,CGCGn+CGp,2019/1/26,截止区： 沟道未形成，CGD=CGS=0, CGB=CGC CoxWL,MOSFET栅极电容(c
3、ont.),2019/1/26,非饱和区： 沟道形成，相当于D、S连通， CGD=CGS (1/2) CoxWL CGB=0,Gate,P_SUB,n+ S,n+ D,CGC,CGDO,CGSO,非饱和区 (VGSVTH, VDS VGS-VTH),MOSFET栅极电容(cont.),2019/1/26,MOSFET栅极电容(cont.),饱和区： 漏端沟道夹断，CGB=0， CGD=0 CGS(2/3) CoxWL,Gate,P_SUB,n+ S,n+ D,CGC,CGDO,CGSO,饱和区 (VGSVTH, VDS VGS-VTH),2019/1/26,自身电容,负载电容的估算（cont.
4、),设输入为阶跃信号，则Vout从0上升(或从VDD下降）到0.5VDD时，晶体管（对于短沟道晶体管）处于截止或饱和态，因此CGD只剩交叠电容。,CGS、CSB、CGB与输出端D无关 只有扩散电容CDB和CGD与输出端D有关,2019/1/26,2019/1/26,MOSFET交叠电容,CGSO和CGDO交叠电容，由源漏横向扩散形成，值一定,栅漏密勒电容,2019/1/26,自身电容,负载电容的估算（cont.),因此，自身电容为： Cself=CDBn+2CGDOn+CDBp+2CGDOp,连线电容,短线可忽略，长线需考虑,深亚微米级后，连线电容变得不可忽略,2019/1/26,CMOS逻辑
5、门传输延迟举例,反相器,2输入与非门,2输入与非门,*等效电阻相同： 电容比反相器大4/3倍。,*输入电容相同： 电阻比反相器大4/3倍。,忽略中间 漏极电容,忽略连线电容,2019/1/26,反向器,2输入与非门,2输入或非门,FO=1,CMOS逻辑门传输延迟举例,2019/1/26,各种CMOS门电路的传输延迟,0.75CinvR0,反向器,N输入逻辑门,LE倍,自身延迟时间：,反向器为t0, n输入逻辑门为nt0,后级负载延迟时间：,0.75CinvR0: FO=1时，反向器的延迟时间 f: Fan out LE: Logical Effort,输入信号数,反向器,2019/1/26,传
6、输延迟时间的估算：8输入AND,输入信号数,反向器,当FO=1时， 哪一种逻辑组合速度更快?,2019/1/26,缓冲器速度最优化设计,CD.n=1fF/mm, CG.n=1.5fF/mm, R0.n=4kW/mm,=0.75R0C =0.75R0CSelf+0.75R0CL =0.75 (3 1fF) 4kW+ 0.75 160fF 4kW =500pS,tpHL=0.69=345pS,约为3M,忽略连线电容,2019/1/26,缓冲器速度最优化设计,=0.75R0C,减小R0,加大反相器 管子的宽长比,在改善了本级电路延迟时间的同时 加大了本身的栅极电容,2019/1/26,缓冲器速度最优
7、化设计,CD.n=1fF/mm, CG.n=1.5fF/mm, R0.n=4kW/mm,=0.75 (3f+13.5f) 4kW + (9f+40.5f) 4kW /3 + (27f+160f) 4kW /9 =162pS,tpHL=0.69=112pS,C=160fF,WP=2mm,Wn=1mm,2019/1/26,缓冲器速度最优化设计,快速 缓冲器尺寸3倍3倍逐段增加，但面积 和功耗也会加大。,CD.n=1fF/mm, CG.n=1.5fF/mm, R0.n=4kW/mm,=0.75 (3f+9f) 4kW + (6f+18f) 4kW /2 + (12f+36f) 4kW /4 + (2
8、4f+72f) 4kW /8 + (48f+160f) 4kW /16 =183pS,tpHL=0.69=126pS,2019/1/26,CL,2,3,4,5,6,7,8,9,10,1.05,1.1,1.15,1.25,1.3,1.15,1.2,1.35,1.4,a,Cin,缓冲器速度最优化设计,2019/1/26,减小延迟的版图设计典型例子,栅极/扩散覆盖电容 CO=0.3fF/mm 扩散电容(p和n相同) 底面:CJ=2fF/mm2 周边: CJSW=0.25fF/mm,栅极电容,扩散电容,2019/1/26,使扩散电容减小的版图设计,双指状晶体管,2019/1/26,G,S,D,L,2.5L,大尺寸晶体管的设计,2019/1/26,作业：,比较当FO=1时下列两种4输入AND门，哪一种速度更快,C,A,B,C,D,A,B,C,D,C,2,1,4/3,5/3,
