《数字电子技术基础ppt第二章 门电路》由会员分享，可在线阅读，更多相关《数字电子技术基础ppt第二章 门电路（81页珍藏版）》请在金锄头文库上搜索。
1、第二章 门电路,2.1 概述,门电路：实现基本运算、复合运算的单元电路，如与门、与非门、或门 ,门电路中以高/低电平表示逻辑状态的1/0,获得高、低电平的基本原理,高/低电平都允许有一定的变化范围,正逻辑：高电平表示1，低电平表示0 负逻辑：高电平表示0，低电平表示1,外形： PN结 + 引线 + 封装构成,P,N,2.2半导体二极管和三极管的开关特性,2.2.1 二极管的基本开关电路,高电平：VIH=VCC 低电平：VIL=0,VI=VIH D截止，VO=VOH=VCC VI=VIL D导通，VO=VOL=0.7V,开关特性,外形： 管芯 + 三个引出电极 + 外壳,2.2.2 双极型三极管
2、的基本开关电路,输出特性：,固定一个IB值，即得一条曲线， 在VCE 0.7V以后，基本为水平直线,只要参数合理： VI=VIL时，T截止，VO=VOH VI=VIH时，T导通，VO=VOL,工作状态分析：,总之，VI=VIH ， VO=VOL；VI=VIL ， VO=VOH,2.2.3MOS管的基本开关电路,说明： 1. 左图为增强型绝缘栅型场效应管; 2. 通常情况下,出厂时已经将衬底和 源极连在一起了; 3. 双极型三极管是流控型器件;MOS 管是压控型器件,即VGSiD； 4. 输入电流总为0，因为G和S之间是 绝缘的； 5. 输出特性曲线。,S (Source)：源极 G (Gate
3、)： 栅极 D (Drain)： 漏极 B (Substrate):衬底,金属层,氧化物层,半导体层,PN结,特性曲线（分三个区域）:,截止区 恒流区 可变电阻区,MOS管的基本开关电路:,总之，VI=VIH ， VO=VOL；VI=VIL ， VO=VOH,2.3 最简单的与、或、非门 2.3.1 二极管与门,设VCC = 5V 加到A,B的 VIH=3V VIL=0V 二极管导通时 VDF=0.7V,规定3V以上为1,0.7V以下为0,2.3.2 二极管或门,设VCC = 5V 加到A,B的 VIH=3V VIL=0V 二极管导通时 VDF=0.7V,规定2.3V以上为1,0V以下为0,二
4、极管构成的门电路的缺点,电平有偏移 带负载能力差 只用于IC内部电路,2.3.3 三极管非门,三极管的基本开关电路就是非门 实际应用中，为保证 VI=VIL时T可靠截止，常在 输入侧接入负压。,VI=VIL时，T截止，VO=VOH VI=VIH时，T导通，VO=VOL 参数合理？,例2.3.1：计算参数设计是否合理,例2.3.1 ：计算参数设计是否合理,将发射极外接电路化为等效的VB与RB电路,当 当 又 因此，参数设计合理,2.4 TTL电路 2.4.1 TTL反相器的电路结构和工作原理 一 、电路结构 设,讨论： 当 时,T2T5截止， T4导通，,讨论： 当 时,T2T5导通， T4截止
5、，,二、电压传输特性,二、电压传输特性,二、电压传输特性,三、输入噪声容限VNL、VNH,a. 如何理解噪声容限？ 低电平噪声容限VNL和高电平噪声容限VNH,b. 定量描述,c. 74系列门电路,噪声容限总结： 同一系列的门电路，允许输入的高低电平范围，一定大于输出的高低电平范围； VOH(min) 、 VOL(max) 、 VIH(min) 、 VIL(max)由手册给出； 噪声容限越大，抗干扰能力越强。,四、输入特性,输入电压和输入电流之间的关系曲线,返回,vI,(a)电路图 （b）输入特性曲线,两个重要参数：,(1)当VI = VI L= 0.2V时 iI = (VCC VBE1 0.
6、2)/R1 = (5 0.7 0.2)/4 1mA 负号表示电流从输入端流出。特殊地，当VI = 0V 时，称输入短路电流IIS ，约为 1mA。,(2)当VI = VI H= 3.4V时 当输入为高电平时，VT1的发射结反偏，集电结正偏，处于倒置工作状态，倒置工作的三极管电流放大系数反很小(约在0.01以下)，所以 iI = IIH =反 iB2 称高电平输入电流IIH，约40A左右，,五、输出特性,指输出电压与输出电流之间的关系曲线。,a. 输出高电平时的输出特性,负载电流iL不可过大，否则输出高电平会降低。,（a）电路 （b）输出高电平时的输出特性,拉电流负载,负载电流iL不可过大，否则
7、输出低电平会升高。,（a）电路 （b）特性曲线,（a）测试电路 （b）输入负载特性曲线,TTL反相器的输入端对地接上电阻RI 时，vI随RI 的变化而变化的关系曲线。,六、输入端负载特性,在一定范围内，vI随RI的增大而升高。但当输入电压vI达到1.4V以后，vB1 = 2.1V，RI增大，由于vB1不变，故vI = 1.4V也不变。这时VT2和VT4饱和导通，输出为低电平。,vI,RI 不大不小时，工作在线性区或转折区。,RI 较小时，关门，输出高电平；,RI 较大时，开门，输出低电平；,ROFF,RON,RI 悬空时？,(1) 关门电阻ROFF 在保证门电路输出为额定高电平的条件下，所允许
8、RI 的最大值称为关门电阻。典型的TTL门电路ROFF 0.7k。,(2) 开门电阻RON 在保证门电路输出为额定低电平的条件下，所允许RI 的最小值称为开门电阻。典型的TTL门电路RON 3k。 数字电路中要求输入负载电阻RI RON或RI ROFF ，否则输入信号将不在高低电平范围内。,2.4.2 TTL反相器的动态特性,现象： 1.输出相对输入有 时间延迟，且tPLHtPHL； 2.波形变差。 原因： 三极管be结由饱和 变为截止的时间比由截止变为饱和的时间要长； 2. 电路中存在分布电容和结电容。,2.4.3其他类型的TTL门电路,一、其他逻辑功能的门电路 1. 与非门,2. 或非门,
9、3.与或非门,4. 异或门,二、集电极开路的门电路（OC门）,1、推拉式输出电路结构的局限性 输出电平总局限于VCC以下； 输出端不能并联使用； 驱动电流小（尤其是高电平输出时）。,2、OC门结构,2、OC门结构,3. OC门实现的线与,OC门小结：,1.OC门必须接上拉电阻，还可以是与门、与非门等; 2.可线与； 3.输出的高电平接近于VCC; 4.驱动电流大。,三、三态输出门（Three state Output Gate ,TS）,总之： 1. Y有三种输出状态：高电平、低电平、高阻； 2. EN 代表高电平有效， EN代表低电平有效。,三态门的用途,1位总线， 且总线是分时复用的,一、
10、高速系列74H/54H （High-Speed TTL） 改进措施 (1)输出级采用达林顿管（减小输出电阻Ro） (2)减小各电阻值近一倍,2.4.4 TTL电路的改进系列 （改进指标： ),2. 性能特点 74H/54H系列速度的提高 是以静态功耗的增加为代价的。,二、肖特基系列74S/54S（Schottky TTL）,改进措施 减小电阻值的同时采用抗饱和 的肖特基三极管,2. 性能特点 速度进一步提高；功耗增大；电压传输特性没有线性区。,用有源泄放电路代替74H系列中的R3,三、低功耗肖特基系列 74LS/54LS （Low-Power Schottky TTL）,四、74AS,74AL
11、S （Advanced Low-Power Schottky TTL）,改进措施： 增加电阻值的同时采用抗饱和的肖特基三极管；,(2)改进了电路结构。,在工艺上和电路上做了进一步的改进， 74ALS系列具有更小的延时功耗积,74系列中: 7420、 74H20、 74S20、 74LS20、 74AS20及74ALS20功能相同，都是双4输入与非门（两个4输入的与非门），正常工作所需的电源及引脚排列都是相同的，不同之处在于性能参数不同，如：tpd, dp积不同。即：逻辑功能相同，性能各有偏重。,2.4.5 CMOS反相器的电路结构和工作原理,1. 电路结构,为简明起见，假定T1和T2的参数完全
12、对称，开启电压相同均为VTH。且VDD2*VTH,T2 (TN ) ： N沟道P型衬底， 当VGSNVth 时，TN导通,2. 电压、电流传输特性,3. 输入噪声容限,说明： 由于CMOS输出的低电平接近于 0，当后级电路为CMOS门时，允许叠加较大的干扰；,由于CMOS输出的高电平接近于 VDD，当后级电路为CMOS门时，允许叠加较大的干扰；,CC4000系列中，VNH=VNL30%VDD ， VDD越大，噪声容限越大。,4. 输入特性,电路说明： D2是在制造CMOS管时，工艺上导致D2是一种分布式二极管； D1是一个二极管。,5. 输出特性,(1) 低电平输出特性,特点：a. 不同的VD
13、D (VGS)，TN管呈现的内 阻不同， VDD越大，内阻越小； b. 输出相同的低电平时， VDD越大， 可以接受的灌电流越大。,5. 输出特性,(2) 高电平输出特性,特点：a. 不同的VDD ，TP管呈现的内阻不同， VDD越大，内阻越小； b. 输出相同的高电平时， VDD越大， 可以输出的拉电流越大。,CC4000系列的CMOS门电路：,当VDD=5V时: VOL=0.05VDD=0.25V0V VOH=0.95VDD=4.75V5V,CMOS门电路和TTL门电路相比，输出的高电平更高，低电平更低。,2.5.2 其它类型的CMOS门电路,1. 其它类型的CMOS反相器,除反相器外，常
14、用的CMOS门电路还有与非门、或非门、与或非门、异或门、与门和或门等。,a. 与非门,a. 与非门,A=B=0时，T2、T4截止，T1、T3导通，Y=1； A=0,B=1时， T2截止， T1导通， Y=1； A=1,B=0时， T4截止， T3导通， Y=1； A=B=1时，T2、T4导通，T1、T3截止，Y=0；,1. 其它类型的CMOS反相器,b.或非门,A、B中只要有一个为1，下半部通，上半部截止，输出即为Y=0； A、B全为0时，下半部截止，上半部全通，输出Y=1。,1. 其它类型的CMOS反相器,2. 带缓冲级的CMOS门电路,刚才介绍的与非门和或非门电路结构简单，但存在缺陷，当输
15、入输出状态不同时，呈现的输出电阻可能不同，以与非门为例:,A=B=1,Y=0;灌电流流过两个Ron的串联，Ro=2Ron； A=B=0,Y=1;拉电流流过两个Ron的并联，Ro=0.5Ron； A=1,B=0,Y=1; 拉电流流过T3的Ron， Ro=Ron； A=0,B=1,Y=1; 拉电流流过T1的Ron， Ro=Ron；,当为3输入、4输入与非门时，输出电阻相差会更大 (A=B=C=D=1时， Ro=4Ron)。,解决缺陷的方法：在输入端和输出端各增加一级反相器。,a.带缓冲级的与非门,加上反相器后，无论有几个输入端，输出端无论是高电平还是低电平，输出电阻总是Ro=Ron。,b.带缓冲级
16、的或非门,3. 漏极开路的门电路(OD门),OD门与TTL门电路的OC相对应，能实现以下功能： (1) 能线与; (2) 能实现电平转换，将VDD转换为VDD2; (3) 能驱动较大电流。,两个问题： a.不加RL行不行？ b.中间为什么要加一级非门?,4. CMOS传输门和双向模拟开关,TP,TN,N沟道管的衬底总连接至最低电平 ，P沟道管的衬底总连接至最高电平； MOS管的漏极和源极结构对称，二者可以互换。N沟道管：接高电平端为D，接低电平端为S； P沟道管：接高电平端为S，接低电平端为 D ；,对电路的说明： T1: P衬底N沟道，为N沟道MOS管TN ； T2: N衬底 P沟道，为P沟道MOS管TP ；,CMOS传输门的逻辑符
