实验3.2组合逻辑电路设计

上传人:san****019 文档编号:70928424 上传时间:2019-01-19 格式:PPT 页数:25 大小:822.31KB
返回 下载 相关 举报
实验3.2组合逻辑电路设计_第1页
第1页 / 共25页
实验3.2组合逻辑电路设计_第2页
第2页 / 共25页
实验3.2组合逻辑电路设计_第3页
第3页 / 共25页
实验3.2组合逻辑电路设计_第4页
第4页 / 共25页
实验3.2组合逻辑电路设计_第5页
第5页 / 共25页
点击查看更多>>
资源描述

《实验3.2组合逻辑电路设计》由会员分享,可在线阅读,更多相关《实验3.2组合逻辑电路设计(25页珍藏版)》请在金锄头文库上搜索。

1、实验3.2 组合逻辑电路设计1,数字电子技术实验,1.学习数字电路的集成芯片的使用方法。,一、实验目的,2.熟悉组合逻辑电路设计过程。,1.要求利用一片74LS00芯片(含有4个“与非”门)设计实现一个“异或”功能的电路。,二、实验任务,3.掌握“门”的控制作用。,2.实现自备电站中发电机启停控制电路设计,电路功能为:某工厂有三个车间和一个自备电站,站内有两台发电机X和Y,Y的发电量是X的两倍,如果一个车间开工,启动X就可满足要求;如果两个车间同时开工,启动Y就可满足要求;若三个车间同时开工,则X和Y都应启动,试设计一个用“异或”门(74LS86)控制X 、“与或非”门(74LS54)及“非”

2、门(74LS04)芯片控制Y的启停电路。,四、实验原理,实验箱介绍,接线以芯片管脚为准,注意插座序号与实际芯片管脚序号的区别.,常用集成门电路的特点,门的控制作用,门电路在使用中常将某一输入端作为控制端,使该门始终处于“开启”或“关闭”状态。在集成电路中,经常利用控制端来选通整个芯片,称为选通端,或称使能端,记作EN(Enable)。,根据题目输入和输出要求及相互关系,进行逻辑抽象,即说明逻辑变量;,组合逻辑电路1的设计步骤:,列出真值表;,组合逻辑电路1的特点:,由小规模集成电路逻辑门芯片构成;,电路的输出只与电路当前输入有关。,逻辑抽象,输入变量:分别用A、B、C等表示,输出变量:用F、Y

3、或题目指定符号表示,“1”:表示高电平报警,则“0”表示不报警,“0”:表示低电平报警,则“1”表示不报警,输入:白色钮子开关置“H”表示逻辑“1”,置“L”表示逻辑“0” 输出:发光二极管亮表示逻辑“1” ,二极管灭表示逻辑“0”,输出,型号,任务一:一片74LS00芯片实现“异或”功能,一片74LS00芯片,含有4个独立的“与非”门,要实现“异或”功能必须化简成4个“与非”门的组合来实现。,真值表,逻辑电路,根据真值表写出最小项:,根据最小项用公式法或卡诺图化简至给定芯片逻辑表达式(用一片“与非”门实现):,输入变量:A、B、C(分别表示三盏灯),列真值表,逻辑抽象,设计举例:设计一个照明

4、工作状态的逻辑电路,电路由 红、黄、绿三盏灯组成。正常工作时,只允许有一盏灯点亮;在其它的点亮状态时要求发出故障信号。(要求用“与或非”门74LS54和“非”门74LS04实现),输出变量:用F表示,用卡诺图化简,根据真值表写出最小项:,根据最小项化简至给定芯片逻辑表达式(用“与或非”门和“非”门实现):,“与或非”门(74LS54)芯片管脚图介绍,“与或非”门的特点与“或非”门相同:有“1”出“0”、全“0”出“1”。所以对于74LS54多余的“或”门管脚必须接地处理,不能悬空,以防门被“关闭”。,它是由4个“与”门,经“或非”后输出的,用“与或非”门(74LS54) 实现,因为74LS54

5、的表达式是:,Y,对于小规模集成电路的芯片的多余输入端的处理,根据逻辑门的逻辑特点在门不被关闭时允许悬空,悬空相当于逻辑“1”。,所以用“与或非”门(74LS54 )及“非”门(74LS04)实现的F:,逻辑电路,1.用万用表 档、电阻2K挡或将导线连接+5V电源与输出发光二极管等方法检查导线导通情况,当万用表发出蜂鸣声、阻值示数约为0或发光二极管亮时,均表示导线导通。,3.在实验时,对于小规模集成电路的芯片的多余输入端在门不被关闭时允许悬空,悬空相当于逻辑“1”。,2.根据给定芯片的管脚图,电源均按+5V和地接入(注意不要接反)。按照设计好的逻辑电路图连接电路,输入接白色钮子开关,输出接发光

6、二极管,控制输入开关,验证真值表,观察表示输出“1”的发光二极管的亮灯情况。,五、实验步骤,4.用万用表20V挡测量任务一、二的输入、输出电位(即输入、输出在逻辑“0”和“1”时对地电压,正常的电压值范围前面已介绍)。,任务一电位测试,任务二电位测试,86实现X,分别用54、00实现Y,5. A接低电平,B作控制端,C接1kHz脉冲,定量记录输入C与输出Y的波形。示波器的电压衰减置2V/每格(可利用真值表中得到理论上的C与Y的波形加以核对)。,在验证真值表时,如某个输出状态出错,可在该状态下,用万用表的直流电压20V挡从输入端一级一级向后逐级测量各门的输出电位,校验门的输入输出逻辑关系,不符合

7、门的逻辑特点话,则该门电路为故障,即该芯片故障。,六、实验报告要求,2.完成任务一、二电位测试表格。,4.根据测试数据,得出结论。完成思考题。,1.按组合逻辑电路1的设计步骤设计实验电路,并写出详细设计过程和操作步骤。,3. 定量记录输入C与输出Y的波形。(A接低电平,B作控制端,C接1kHz脉冲),七、注意事项,每个芯片都需接入一对电源,按+5V和地接入。为防止遗漏,可把它定为接线的第一步。注意电源不要接反,否则会烧坏芯片。,不可在接通电源的情况下插入或拔出芯片。,注意一定要先查导线,再开始接线。,86芯片在扩展箱上,因为扩展箱与主箱间没有电的连接,所以扩展箱上的每个芯片电源需通过主箱+5V

8、和地电源接入。,TTL集成块输出不允许并联(“线与”)使用,(集电极开路门(OC门)和三态门电路除外)。否则会使电路逻辑功能混乱,严重时串联形成大电流会导致器件损坏。,加入输入波形时,可利用主箱最下面的脉冲源得到输入波形。但要使该脉冲源工作,必须接入+5V电源打开。如果脉冲源坏了,可用信号发生器“TTL/CMOS”电平端口送出脉冲信号。注意仪器共地。,八、补充思考题,1、“与非”门一个输入端接连续脉冲,其余端在什么状态时允许脉冲通过?其余端在什么状态时禁止脉冲通过?,2、是否所有的逻辑门多余的输入端都可以“悬空”?,3、门的逻辑功能与门的控制作用有何不同?,4、为什么逻辑门的输出端不能并联(“线与”)使用?哪些门允许“线与”?,5、在利用小规模芯片进行逻辑设计时,是否一定要将逻辑关系化成最简形式?为什么?,

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 高等教育 > 大学课件

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号