《sttl和lsttl电路》由会员分享，可在线阅读，更多相关《sttl和lsttl电路（19页珍藏版）》请在金锄头文库上搜索。
1、4.4 STTL和LSTTL电路,这两种电路都是在TTL电路基础上发展起来的。它们采用肖特基箝位抗饱和技术和其他先进技术，使STTL门延迟约为3ns，采用高值电阻，实现电路的低功耗，使LSTTL电路的每门功耗仅为2mW，仅为典型TTL门的五分之一，而延迟仍为9.5ns，与TTL门相当，该类电路实现了低功耗和高速度的良好结合。,一、STTL电路,它是在六管单元基础上加SBD构成的典型STTL与非门。在这个电路中T1、T2 、 T5都工作在深饱和区，它们集电区存储大量电荷对电路速度影响很大，因此在这三个晶体管的bc结上并联性能良好的SBD是提高电路的关键。同时T3、 T6也在一定程度上进入饱和态工
2、作，因此也在它们的bc结并联SBD，T4管始终不进入饱和态，因而没有必要加SBD。,加了SBD，STTL电路速度提高，延迟下降，其功耗延迟积也下降，因此SBD常用于高速中功耗电路，或中低速功耗电路。,(2) 有效克服了多射极管反向漏电流。 当多射极反向工作时，正向偏置的bc结向be结发射电子，这是造成多射极管反向漏电流的主要原因。T1管bc结并联SBD后，使bc结箝制在0.40.5V左右，即VBC未完全导通。这就大大减弱了它的反向发射作用。这是克服电路反向漏电流的一个重要方法。,集成电路晶体管是一个四层结构，存在寄生PNP管。当NPN管bc结正偏时，基区向集电区注入空穴，未能被复合掉的部分，将
3、被反偏的隔离结收集到P型衬底，形成一股从基区到衬底的漏电流，采用SBD后，减小了NPN管bc结正向注入，从而减小了寄生PNP管的漏电问题。,1、STTL的优点 (1) 提高了电路速度。,(3) 减小了寄生PNP管效应。,(1) 电路输出低电平VOL升高，低电平抗干扰能力下降。 (2) SBD漏电流较大，所以SCT集电结漏电流将增加，从而使电路漏电流增加。 (3)增加了集电结电容，SBD是单边突变结，具有耗尽层电容。 bc结与SBD并联，因而增加了集电结电容，这对电路的速度是不利的，因此在设计SBD中，在保证箝位效果的前提下，尽可能的缩小SBD的面积。 (4)对工艺要求高。,2、SBD箝位存在的
4、问题,电路的结构和工做原理和六管电路相似，但为了降低电路功耗，提高电路速度，对STTL电路进行了进一步的改进。,二、LSTTL电路,1、电路结构,一般由SBD构成，与DTL电路输入部分相似，采用SBD作为输入级。其优点： SBD是多子器件，没有少子储存，而且SBD导通电压也比一般PN结二极管低，因此可以提高电路的速度。 SBD实际反向饱和电流要比多射极管的高电平输入电流IIH小的多。,(1) 输入级,SBD反向击穿电压较高，不用的输入端可直接连接到电源上，以减少使用上的麻烦。,缺点： 因减小了一个PN结，所以低电平抗干扰能力稍差。,(2) 输出级,在电路导通过程中，当VC2比VC5低一个SBD
5、导通压降时，负载电容CL可通过D02放电，这股电流又去驱动T5，因而减小了电路的导通延迟。CL较大时，D02对提高电路速度的效果更为明显，因此，D02的作用在于增加电容性负载的能力。,R4由直接接地改为接至输出端，以减小电路静态功耗。由于R4接至输出端，T4管基极泄放能力减弱，使T4从导通到截止的转变时间加长，为此在电路上增加了D01二极管，在电路的导通瞬态，当VC2比VB4低一个SBD导通压降时，T4基区电荷从D01抽走，加速了T4由导通向截止的转换过程，可使VO和VB4很快下降，提高电路的速度。,(3) 电阻值 为了降低功耗，电路中各电阻值都大幅度提高了，如R1提高到20K欧，R2提高到8
6、K欧，可算出电路平均静态功耗为2mW,比标准TTL电路降低了5倍。,2、工艺上的改进 为达到低功耗高速度，除电路结构的改进外，还要在工艺上采取一些措施。,(1) 离子注入制作高值电阻，是降低功耗的主要措施。 (2) 采用浅结，薄外延，砷埋层，深n+扩散等工艺。 浅结，基区宽度可做的很小，fT可提高。薄外延，可减小晶体管集电极存储的电荷。,对TTL电路的改进电路有很多种，如ASTTL，ALSTTL。 这些电路原理相同（工艺、结构上进行改进），在此不再一一介绍。,采用上述措施后，LSTTL电路不仅功耗低，而且速度仍然较快。而且新型的该类电路仍在不断的发展。,(3) SBD工艺，这是STTL，LST
7、TL电路的关键工艺。 SBD性能的优劣，直接影响电路的性能和成品率。常用AL-nsi接触，PtSi-nsi接触制作SBD，前者不需增加工艺，后者高温性能好，可靠性高，但要增加PtSi沉积工艺。,4.5 门电路的逻辑扩展和简化逻辑门,一、门电路的逻辑扩展 在TTL电路中，与非门是目前大量生产和使用的门电路。另外还有许多的其它的门电路，如或非门，与或非门，与门，或门，非门等，在此我们只对OC门、三态门做简单的介绍。,1、OC门（Open Collector Gate） 标准系列的TTL与非门不能直接将输出连在一起，实施线与（如图）。因为，此时输出高电平的与非门的输出电流IOH灌进了输出低电平的与非
8、门的输出管。这样，一方面过量电流会烧坏T5管，另一方面会使G1的输出高电平VOH下降，G2门的输出低电平VOL上升，甚至会造成逻辑混乱。采用OC门可解决此问题。,OC门的输出端用导线接在一起，接到一个公共电阻上，实现“线与”。 当任一个或全部门的输出管T5饱和时，输出电压被下拉到低电平，得到高电平唯一的方法是所有门的输出管都截止。所以线与是指各个OC门输出端相与，而不是全部输入端的相与。,OC门结构是把标准系列与非门中的高电平输出驱动级去掉，直接由输出管T5的集电极输出。,多个OC门可以挂在同一个总线上进行数据传输，当某OC门的控制电平A为低时，该OC门的输出管处于截止态。不传输数据，相当于此
9、级对总线不起作用。仅当控制电平为高电平时，才将本级输入信息发送至总线上。,当OC门的输出由VOL变为VOH时，因为没有一般与非门的T3、T4有源上拉作用，驱动容性负载只能通过数值较大的上拉电阻来实现，所以速度慢，负载能力差。,该门既可实现图腾柱结构输出线与功能，有可避免速度慢。三态逻辑门除有高电平，低电平输出外，还有第三种状态-禁止态，相当于输出悬空。,2、三态门（TSL：Third State Logic Gate），,典型TSL电路如图所示： 当控制门输入G=0时，二极管D3，D4导通，电路封死，输出为高阻态。 当控制门输入G=1时，二极管D3，D4截止，控制门对电路无影响，输出由输入端决
10、定。,二、 中大规模集成电路中的简化逻辑门 中大规模集成电路中的逻辑门可分为三类:输入门，内部门，输出门。,输入门: 与系统输入端直接相连，直接感受外部干扰，它的输出与内部相连，所以负载是固定的，对输入门的基本要求是输入阻抗要高，抗干扰能力要强。,输出门: 其输入与内部门相连，输出与系统的输出端相连，直接驱动外部负载，所以要求输出的门负载能力要强。,内部门: 从输入门接受信号，完成电路的逻辑功能，然后再由输出门输出逻辑结果去驱动其他逻辑电路，其特点是，数量大，功耗小，电路简单，不受外部干扰，因而允许噪声容限低。内部门的负载少，且固定。,在中大规模电路中，除了各种的简化门外，也有单个晶体管来组成
11、逻辑门，常用的有单管禁止门，单管串接与非门等。单管逻辑门的特点是结构简单，逻辑功能强，功耗低，但其负载能力差，互连不当会造成逻辑错误。,1、 单管禁止门,当B=1时，禁止基极信号传到集电极，当A=0时，禁止发射极信号传到集电极，所以是一种禁止门。只有当A=1，B=0时，输出才为低电平，其逻辑为：,整个电路只用一个晶体管（如图所示），基极A，发射极B为输入端，集电极Y为输出端。,2、单管串接与非门,电路是一个多发射极晶体管，A，B，C为输入端，Y为输出端，如图所示。当A=0，禁止B，C端信号传到Y，当两发射极各端全为高电平，则基极的信号被禁止。其逻辑式为:,当只有一个发射极时，单管串接与非门就变
12、为单管禁止门。,3、逻辑扩展,如果在后面再加一级非门，就构成了简化异或门 。,（1）单管禁止门 简化异或非门，如果把两个单管禁止门的基极，发射极交叉互连，其集电极“线与”做为输出就构成了简化的异或非门（同或门）。由单管禁止门的逻辑关系知。,T管的输出：,T管的输出：,线与,=AB,两个单管禁止门的发射极并联，可代替三个与非门 。,（2）单管串接与非门 几个单管串接与非门不同连接，可构成复杂的逻辑关系。,单管逻辑门的输出电平比发射极端的输入电平高一个晶体管的饱和压降，所以在多级单管逻辑门级连运用时，各级的输出电平并不相同，会逐级提高。因此在多个单管逻辑C1，B2串接使用时，要求前一级的输出低电平VOL小于后级的阈值电压Vth。,4、单管逻辑门的直流特点及级连,当单管逻辑门导通时，其基极电位被箝制在,当几个单管逻辑门的基极并联而受同一个门驱动时，应该在每个单管逻辑门的基极输入端加一个隔离门，否则会出现抢电流现象或逻辑错误。,若不加隔离门（如图所示）,则此时前级门的1电平将被箝位在,当加上隔离门后。此时逻辑关系没有变，但避免了抢电流现象和逻辑错误的发生，如图所示。,
