《quartusii应用向导》由会员分享，可在线阅读，更多相关《quartusii应用向导（84页珍藏版）》请在金锄头文库上搜索。
1、1,EDA 技术实用教程,第 4 章 QuartusII 应用向导,结合实验设备，主要介绍QuartusII 6.0集成开发环境。 注：第四版教材介绍的QuartusII 9.0 (4GB,更高硬件环境)与6.0基本类似。,本章以【例3-19(2)】带有异步复位和同步时钟使能的十进制加法计数器，介绍QuartusII下操作流程。,2/79,4.1 基本设计流程,KX康芯科技,图4-1 选择编辑文件类型,4.1.1 建立工作库文件夹和编辑设计文件,以例4-19(2)给出的程序为例，通过其实现流程，详细介绍QuartusII的重要功能和使用方法。,(1)新建一个文件夹。首先可以利用Windows资
2、源管理器，新建一个文件夹。这里假设本项设计的文件夹取名为CNT10B，在D盘中，路径为D:CNT10B。(注意:文件夹名不能用中文，也最好不要用数字。 ),(2)输入源程序。然后在VHDL文本编译窗中输入(键入)例4-19(2)所示的VHDL示例程序(图4-2)。,(1)新建一个文件夹 (2)输入源程序 (3)文件存盘,图4-2 编辑输入源程文序并存盘,(2)输入源程序。打开Quartus II，选择菜单File-New。在New窗口中的Device Design Files中选择编译文件的语言类型，这里选择VHDL File(如图4-1所示)。,(3)文件存盘。选择File-Save As命
3、令，找到已设立的文件夹D:CNT10B，存盘文件名应该与实体名一致，即CNT10.VHD。当出现问句“Do you want to create”(图4-2)时，若单击“是”按钮，则直接进入创建工程流程:若单击“否”按钮，可按以下的方法进入创建工程流程。本示例说明中选择“否”。,3/79,4.1 基本设计流程,KX康芯科技,图4-2 利用“New Preject Wizard”创建工程cnt10,4.1.2 创建工程,任何一项设计都是一项工程(Proiect)，都必须首先为此工程建立一个放置与此工程相关的所有设计文件的文件夹。此文件夹将被EDA软件默认为工作库(Work Library)。 利
4、用New Preiect Wizard工具选项创建此设计工程，即令顶层设计cnt10.vhd为工程，并设定此工程的一些相关的信息，如工程名、目标器件、综合器、仿真器等。,(1)打开建立新工程管理窗口。选择菜单File-New Preject Wizard命令，即弹出“工程设置”对话框(图4-2)。,单击此对话框最上一栏右侧的“”按钮，找到文件夹D:CNT10B，选中已存盘的文件CNT10.VHD(一般应该设顶层设计文件为工程)，再单击“打开”按钮，即出现如图4-2所示的设置情况。 其中第一行的D:CNT10B表示工程所在的工作库文件夹; 第二行的CNT10表示此项工程的工程名，工程名可以取任何
5、其他的名，也可直接用顶层文件的实体名作为工程名，在此就是按这种方式取的名； 第三行是当前工程顶层文件的实体名，这里即为CNT10。,(1)打开建立新工程管理窗口,4/79,(2)将设计文件加入工程中,4.1 基本设计流程,KX康芯科技,图4-3 将所有相关的文件都加入进此工程,4.1.2 创建工程,(2)将设计文件加入工程中。单击图4-2下方的Next按钮，打开如图4-3所示的对话框。 在在该对话框中单击File栏的“”按钮，打开与工程目录窗口，以便选择相关的VHDL文件后加进此工程。文件加入工程的方法有两种: 第一种是单击Add All按钮，将设定的工程目录中的所有VHDL文件加入到工程文件
6、栏中; 第二种方法是单击“Add”按钮，从工程目录中选出单个的VHDL文件（File name：栏的文件名）。,5/79,4.1 基本设计流程,KX康芯科技,图4-4 选择目标器件EP2C5T144C8,4.1.2 创建工程,(3)选择目标芯片。单击图4-3的Next按钮，打开图4-4选择目标芯片窗口。 首先，在Family栏选芯片系列，在此选Cyclone II系列。 然后，通过图4-4所示窗口右边的三个列表窗口过滤选择：分别选择Package为TQFP，Pin为144和Speed为8。 最后，选择Cyclone II系列具体芯片EP2C5T144C8。这里T144表示TQFP封装引脚数目，
7、C8表示速度级别(32位计数器的等效工作频率达300MHz)。,(3)选择目标芯片,6/79,4.1 基本设计流程,KX康芯科技,选择仿真器和综合器类型窗口,4.1.2 创建工程,(4)选择仿真器和综合器类型。单击图4-4所示的Next按钮，弹出下述选择仿真器和综合器类型的窗口；如果都选默认的(不做任何打勾选择) ，表示选Quartus II中自带的仿真器和综合器。,(5)工具设置。如果选其他EDA工具，将打勾选择。可有三项选择： EDA design entry/synthesis tool，用于选择输入的HDL类型和综合工具； EDA simulation tool，用于选择仿真工具； E
8、DA timing analysis tool，用于选择时序分析工具。,(4)选择仿真器和综合器类型 (4)工具设置,7/79,4.1 基本设计流程,KX康芯科技,工程创建摘要窗口,4.1.2 创建工程,(6)结束设置。在选择仿真器和综合器类型窗口下，单击Next按钮后即弹出“工程设置统计”窗口，上面列出了此项工程相关设置情况。最后单击Finish按钮，即已设定好此工程，并出现CNTIO的工程管理窗口，或称Compilation Hierarchies窗口，主要显示本工程项目的层次结构和各层次的实体名。 单击Next按钮，弹出工程建立摘要窗口。然后，单击Finish按钮，完成工程创建。,(5)
9、结束设置,8/79,4.1 基本设计流程,KX康芯科技,图4-4a 将Max+plusII工程转换为QuartusII工程,4.1.2 创建工程,(7)工程转换。选择File菜单-Convert Max+plus II Project命令，在弹出的如图4-4a所示对话框。 单击“”按钮，打开ax+plus II工程所在路径文件夹； 从Max+plus II工程文件夹中，选择需要转换的的分配与配置文件(*.acf)； 单击“OK”按钮后即可转换为Quartus II工程。,(6)工程转换,9/79,4.1 基本设计流程,KX康芯科技,图4-5 选择目标器件EP2C5T144C8,4.1.3 编译
10、前设置,(1)选择FPGA目标芯片。目标芯片的选择也可以这样来实现：选择Assignmemts菜单-Settings项；在弹出的对话框中(图4-5)选择左侧Category栏下的Device项，在右侧打开目标芯片选择卡片页(与图4-4选择目标器件窗口相同) 。然后，可按图4-4所示选择。,(1)选择FPGA目标芯片,10/79,4.1 基本设计流程,图4-6选择配置器件的工作方式,4.1.3 编译前设置,(2)选择配置器件的工作方式。在图4-5中，单击的Device&Pin Options按钮，弹出DevicePin Options窗口(图4-6) ； 首先选择General卡片页； 然后，在
11、Options栏内选中Auto-restart configuration after error(在出错后，自动重新配置FPGA) ， 最后，输入JTAG用户编码。 注意窗口下方，将随鼠标单击的项目名而显示对应的帮助说明，用户可随时参考。,(2)选择配置器件的工作方式,11/79,4.1.3 编译前设置,4.1 基本设计流程,(3)选择配置器件和编程方式。在图4-6中，选中Configuration卡片页，出现下述所示窗口。 在下方的Generate compressed bitstreams处选择打勾（希望对编程配置文件能在压缩后下载进配置器件中），就能产生用于EPCS的POF压缩配置文件
12、。 配置模式可选择Active Serial。这种方式只对专用的Flash技术的配置器件进行编程。 选择配置器件为EPCS1 注意：在选择了AS(Active Serial)模式后，必须在Configuration device项中选择配置器为EPCS1或EPCS4。,(3)选择配置器件和编程方式,12/79,4.1 基本设计流程,图4-7指定nCEO脚为普通I/O pin,4.1.3 编译前设置,在图4-6所示窗口，打开双目标端口设置页(图4-7)选项卡，将nCE0原来的“Use as programming pin”改为“Use as regular I/O”。这样可以将此端口也作普通I/
13、O口来用。 注：仅用于Cyclone II系列以后的目标芯片。,13/79,4.1 基本设计流程,KX康芯科技,4.1.3 编译前设置,(4.1)选择输出设置(用于CPLD编程)。在图4-6中，选择Programming Files卡片页，打开下述窗口。 选中Hexadecimal(Intel-Format)output file，即在生成下载文件的同时，产生二进制配置文件singt.hexout，并设地址起始为0的递增(Up)方式。 (此文件可用于单片机或CPLD与EPROM构成的FPGA配置电路系统),(4.1)选择输出设置,(4)选择目标器件引脚端口状态。,14/79,4.1 基本设计流
14、程,KX康芯科技,4.1.3 编译前设置,(4.2)选择目标器件闲置引脚的状态。在图4-6窗口中，选择的Unused Pins卡片页，打开下述窗口（根据实际需要选择目标器件闲置引脚的状态）。 可选择为输入状态(As input tri-stated)(呈高阻态，推荐此项选择);或输出状态(呈低电平);或输出不定状态;或不做任何选择。,(4.2)选择目标器件闲置引脚的状态,15/79,4.1 基本设计流程,KX康芯科技,4.1.3 编译前设置,(4.3)选择引脚的电容装载配置。在图4-6窗口中，选择的Capacitive Loading卡片页，打开下述窗口。 可选择输入LVTTL类型的引脚电容2
15、pF (以便消除仿真时出现的警告错误) 。,(4.3)选择引脚的电容装载配置,16/79,4.1 基本设计流程,KX康芯科技,4.1.3 编译前设置,(5)选择确认VHDL语言版本,(5)选择确认VHDL语言版本。在“settings”窗口下，点击Analysis&Synthesis Settings下的VHDL Input项，在左侧打开“VHDL Input”内容，然后选择VHDL-1993项。,17/79,KX康芯科技,图4-8 全程编译后，出现报错信息,4.1.4 全程编译,Quartus II编译器是由一系列处理模块构成的，这些模块负责对设计项目的检错、逻辑综合、结构综合、输出结果的编
16、辑配置，以及时序分析。同时产生多种用途的输出文件，如功能和时序信息文件、器件编程的目标文件等。 编译器首先检查出工程设计文件中可能的错误信息，供设计者排除。然后产生一个结构化的以网表文件表达的电路原理图文件。,编译前，选择Processing菜单-Start Compilation项，启动全程编译；打开图4-8所示窗口。 编译过程中要注意工程管理窗口下方的Status窗口中的编译信息。 编译结束后，弹出出错或成功窗口。 编译后，对于Processing窗口显示出的语句格式错误，可双击此条文，即弹出对应的vhdl文件，在深色标记条处即为文件中的错误，再次进行编译直至排除所有错误。,18/79,KX康芯科技,图4-8 全程编译成功后，报出信息,4.1.4 全程编译,如果编译成功，可以见到如图4-8所示的工程管理窗口左上角显示了工程CNT10的层次结构和其中结构模块耗用的逻辑宏单元数(共5 LCs)；在此栏下是编译处理流程，包括数据网表建立、
