《单片机原理与应用技术第5章并行接口扩展》由会员分享，可在线阅读，更多相关《单片机原理与应用技术第5章并行接口扩展（78页珍藏版）》请在金锄头文库上搜索。
1、第5章 MCS-51单片机 外部并行接口扩展技术,5.1系统总线扩展及编址技术 5.2 存储器扩展 5.3 并行口扩展 5.4 键盘/显示器接口扩展技术,5.1 系统总线扩展及编址技术,5.1.1 系统总线扩展 MCS-51系列单片机系统扩展主要包括存储器扩展和I/O口的扩展。存储器扩展分为程序存储器的扩展、数据存储器的扩展。它们的扩展能力为： 1程序存储器可扩展至64KB； 2数据存储器可扩展至64KB； 3I/O口的扩展；,图5.1 MCS-51系统扩展结构图,单片机存储器的扩展过程中使用的外部总线有以下三种：,1地址总线：P0口(A0A7)）,P2口(A8A15) 2数据总线：P0口(A
2、0A7)； 3控制总线：控制信号的具体定义见表5.1。,表5.1 控制信号功能,图7-1(a),MCS-51访问外部程序存储器时序波形,ALE,PSEN,RD WR,地址:A15A8,地址:A15A8,P2,A7A0,指令,A7A0,P0,一个机器周期,5.1.2 编址技术,线选法：一般是利用单片机的最高几位空余的地址线中的一根作为某一片存储器芯片或I/O接口芯片的“片选”控制线。 译码器法：当应用系统中扩展芯片较多时，单片机空余的高位地址线不够用。这是常用译码器对空余的高位地址线进行译码，而译码器的输出作为“片选”控制线。,2译码片选法 3-8 地址译码器：74LS138,双2/4译码器74
3、LS139引脚图,5.2 存储器扩展,5.2.1 程序存储器的扩展 5.2.2 数据存储器的扩展 5.2.2 非易失数据存储器的扩展,5.2.1 程序存储器的扩展,EPROM的扩展方法,基本扩展方法,扩展存储器的： 地址总线由P0口和P2口提供,具体使用多少由扩展容量决定; 数据总线由P0口提供; CE决定地址范围,编织方式不同,连接方法不同(只有一片芯片时,直接接地,处于常选通状态) . 程序存储器OE信号由单片机的PSEN线控制,返回本节,MCS-51单片机的引脚 配置图,MCS-51用于扩展存储器的外部总线信号： P0.00.7:8位数据和低8位地址信号，复用总线AD07。 P2.02.
4、7：高8位地址信号AB815 ALE： 地址锁存允许控制信号 PSEN： 片外程序存储器读控制信号 RD： 片外数据存储器读控制信号 WR： 片外数据存储器写控制信号 EA： 程序存储器选择,5-3-3 存储器与单片机的连接实例,片选方法： 1.线选法 单片机剩余高位地址总线直接连接各存储器片选线。 2译码片选法 单片机剩余高位地址总线通过地址译码器输出片选信号。 多片存储器芯片组成大容量存储器连接常用片选方法。,二.扩充存储器容量,地址线、数据线和读写控制线均并联。 为保证并联数据线上没有信号冲突，必须用片选信号区别不同芯片的地址空间。,5-2-1 EPROM 2716,扩展多片片外程序存储
5、器方法,片选信号CE的连接决定每片芯片的地址范围,片选信号由线选法产生， P2.5为低电平时选中2764(a) 为高电平时选中2764(b) 因此:2764(a)的地址范围为0000H1FFFH， 而2764(b)的地址范围为2000H3FFFH。,数据存储器的扩展,下图是数据存储器的基本扩展电路。从图中可以看出，数据存储器的扩展电路中的控制信号是和。单片机的和分别接RAM的读允许和写允许，实现读/写控制。是RAM的片选端，在只有一个芯片的情况下，直接接地，处于常选通状态。当有多个扩展芯片时，的连接方式决定着它的地址范围。,数据存储器基本扩展电路,例三片8KB的存储器芯片组成 24KB 容量的
6、存储器。,确定各存储器芯片的地址空间：,设CE1、CE2、CE3分别连接单片机的高位地址总线AB13、AB14、AB15,ABi 15141312 111098 7 6 5 4 3 2 1 015141312 111098 7 6 5 4 3 2 1 0 ：1100 0000 0000 00001101 1111 1111 1111=C000HDFFFH ：1010 0000 0000 00001011 1111 1111 1111=A000HBFFFH ：0110 0000 0000 00000111 1111 1111 1111=6000H7FFFH,5.2.2 非易失数据存储器的扩展,非
7、易失性存储器NVRAM 有电池式和形影式 如： 2KB非易失随机存储器DS1220AB/AD 32KB非易失性随机存储 DS1230Y/AB,5.3 并行口扩展,5.3.1 简易8位并行口扩展（377、373、245） 5.3.2 可编程RAM/IO芯片8155接口设计,5.3.1 简易8位并行口扩展,1.用锁存器74LS377扩展简单的8位输出口 74LS377是一种8D触发器 ,利用它可以进行简单的并行口扩展。,74LS377引脚图,当74LS377的接收端E为低电平且时钟CLK端电平正跳时，D0D7端的数据被锁存到8D触发器中。,2.用三态门74LS244扩展8位并行输入口,74LS24
8、4是一种三态输出的8总线缓冲驱动器，无锁存功能。,74LS244引脚图,当EN为低电平时，Ai信号传送到Yi；当为EN高电平时，Yi处于禁止高阻状态。,下图是用74LS244通过P0口扩展的8位并行常态输入接口。三态门由P2.6和相或控制。,用74LS244扩展8位并行输入口,5.3.2 可编程RAM/IO芯片8155接口设计,8155的结构及引脚 命令/状态寄存器 8155与单片机连接方法,5.3.2 可编程I/O口扩展,表7-1 常用Intel 系列可编程接口芯片,18155的结构和技术性能 8155内部具有： （1）256字节的静态RAM,存取时间为400ns。 （2）三个通用的输入/输
9、出口。 （3）一个14位的可编程定时/计数器。 （4）地址锁存器及多路转换的地址和数据总线。 （5）单一+5V电源，40脚双列直插式封装。,8155的逻辑结构及引脚,各引脚功能如下：,AD0AD7：三态地址/数据线。8位。是低8位地址与数据复用线引脚。地址可以是8155内部RAM单元地址或是I/O口地址。AD0AD7上的地址由ALE的下降沿锁存到8155内部地址锁存器。也就是由ALE信号来区别AD0AD7上出现的是地址信息还是数据信息。 ALE：地址锁存允许信号。在ALE信号的下降沿把AD0AD7上的8位地址信息、片选信号及IO/（IO端口/RAM选择）信号都锁存到8155内部锁存器中。 IO
10、/M：I/O端口和RAM选择信号。当IO/M=1时，AD0AD7的地址为8155I/O口地址，选择I/O端口；当IO/M =0时，AD0AD7的地址为8155内部RAM单元地址，选择RAM存储单元。,CE：片选信号线,低电平有效,由ALE信号的下降沿锁存到8155内部锁存器。 RD：读选通信号。低电平有效。当RD=0,且CE=0时,开启AD0AD7的缓冲器,被选中的内部RAM单元(IO/=0)或IO口(IO/=1)的内容送到AD0AD7上。 WR：写选通信号。低电平有效。当WR、CE都有效时，CPU输出到AD0AD7上的信息写到8155内部RAM单元或I/O端口。 PA0PA7：A口的I/O线
11、（8位）。 PB0PB7：B口的I/O线（8位）。 PC0PC7：C口的I/O线（6位）。 TIN：定时器输入。定时器工作所需的时钟信号由此端输入。 TOUT：定时器输出。根据定时器工作方式，TOUT端可输出方波或脉冲。 VCC：+5V电源； VSS：接地。,28155的RAM和I/O地址编码,表6-3 8155口地址分布,38155的工作方式与基本操作 （1）作片外256字节RAM使用。 （2）作扩展I/O口使用。 （3）作定时器使用,8155命令控制字格式,TM2 TM1 IEB IEA PC2 PC1 PB PA,00: ALT1 11: ALT2 01: ALT3 10: ALT4,C
12、口工作方式及控制信号分布,(00) (11) (01) (10),8155 I/O的逻辑组态,.,8155,PA,PB,PC,PC2PC1=11,8155,PA,PB,PC3PC5,PC2PC1=01,PC0,PC1,PC2,INTRA,BFA,8155,PA,PB,PC2PC1=10,PC0,PC1,PC2,INTRA,BFA,PC3,PC4,PC5,INTRB,BFB,8155状态字格式,TIMER INTEB BFB INTRB INTEA BFA INTRA,TIMER 中断请求标志位 TIMER 溢出置 1 CPU读8155状态后复0,M2 M1 T13 T12 T11 T10 T9
13、 T8,T7 T6 T5 T4 T3 T2 T1 T0,8155定时器格式及输出方式,输出方式控制码,4MCS-51单片机与8155的接口与操作 MCS-51单片机可直接和8155连接而不需要任何外加逻辑，可以直接为系统增加256字节外部RAM、22根I/O线及一个14位定时器。其基本硬件连接方法如下图。,图6-28 8155和8031的连接方法,返回本节,P0.0 P0.1 P0.7,AD0 AD1 AD7,P2.7 P2.6,上图中8155的RAM和各端口地址分配如下,将8155片内RAM中0070单元中的数据送至8155A口输出。,【实现程序】： CLR P2.7 ；使=0，选中8155
14、 SETB P2.6 ；使IO/=1，对端口操作 MOV A，#01H ；命令控制字，A口为输出 MOV R0，#00H ；指向命令寄存器 MOVX R0， A ；写入命令控制字 CLR P2.6 ；使IO/=0，对RAM操作 MOV R1,#70H ；指向RAM70H单元 MOVX A,R0 ；取出RAM中数据 SETB P2.6 ；使IO/=1，对端口操作 INC R0 ；指向A口 MOVX R0,A ；从A口输出,8031扩展3片6264,1片2764,1片8155,逻辑图,8031,74LS373,2764,6264 I,6264 II,6264 III,8155,ALE,P0,D0D
15、7,D0D7,D0D7,D0D7,AD0AD7,A0A7,P2.0P2.4,A0A7,A0A7,A0A7,A8A13,A8A13,A8A13,A8A13,ALE,IO/M,P2.4,74LS138,P2.5P2.7,A,B,C,G,1G 2G,+5V,Y3Y2Y1Y0,RST,RST,复位电路,8031扩展3片6264,1片2764,1片8155,地址范围 程序存储器2764： 0000H1FFFH (0000000011111ff) 数据存储器6264 (I): 0000H1FFFH (0000000011111ff) 数据存储器6264 (II) : 2000H3FFFH (0010000111111ff) 数据存储器6264 (III) :4000H5FFFH (0100001011111ff) 8155的数据存储器 ： 6000H60FFH (01100011000
